1、第三章 集成邏輯門3、1 分立元件門電路簡介3、2 TTL集成門電路3、3 MOS門電路 門電路是實(shí)現(xiàn)一定邏輯關(guān)系的電路，是組成數(shù)字電路的基本單元，本章重點(diǎn)介紹集成門電路的邏輯功能及外部特性。 1.二極管與門電路 +12vABCDADBDC設(shè) uA=0，則 DA導(dǎo)通uY= 0.3V Y= 0uY=0.3VYDB、DC截止 3.1 分立元件門電路簡介R設(shè)二極管管壓降為0.3伏一、分立元件門電路 +12vABCDADBDC設(shè) uA= uB= uC= 0DA、DB、DC都導(dǎo)通Y= 0uY=0.3VYuY= 0.3VR設(shè) uA= uB= uC= 3V uY= 3.3V， Y= 1 +12vABCDAD

2、BDCuY=3.3VYDA、DB、DC都導(dǎo)通R +12vABCDADBDCY由以上分析可知：只有當(dāng)A、B、C全為高電平時(shí)，輸出端才為高電平。正好符合與門的邏輯關(guān)系。Y=ABCABCY&R設(shè) uA= 3V，uB= uC= 0V 則 DA導(dǎo)通 uY=30.3= 2.7V DB 、DC截止，Y=1DA 12vYABCDBDCuY=2.7V2.二極管或門電路RDA 12vYABCDBDC設(shè) uA= uB= uC= 3VDA 、DB、DC都導(dǎo)通uY=2.7VuY= 2.7V，Y=1RDA 12vYABCDBDC設(shè) uA= uB= uC= 0V DA、 DB、DC都導(dǎo)通uY= 0.3VuY= 0.3V，

3、Y= 0RDA 12vYABCDBDCY= A+B+C由以上分析可知：只有當(dāng)A、B、C全為低電平時(shí)，輸出端才為低電平。正好符合或門的邏輯關(guān)系。RYABC13. 非門電路設(shè) uA= 3V，T飽和導(dǎo)通+12V+3VDRcT12VRBRkAYuY=0.3VuY= 0.3V，Y= 0， D截止 設(shè) uA= 0V， T截止 ，D導(dǎo)通 A1YY = A+12V+3VDRcT12VRBRkAYuY=3.3VuY= 3.3V ，Y= 1由以上分析可知：當(dāng)A為低電平時(shí)，輸出端為高電平。當(dāng)A為高電平時(shí)，輸出端為低電平。正好符合非門的邏輯關(guān)系。+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效電路+5v

4、A B C R1C1B1一、 TTL與非門的基本原理3、2 TTL集成門電路+5VABCT1R1R2T2T3T4T5R3R5R4uo (Y) 設(shè) uA= 0.3V 則 VB1= 0.3+0.7= 1VRLuo= 5 ube3 ube4 uR2（?。?= 5 0.7 0.7= 3.6VY= 1拉電流VB1=1Vuo=3.6V+5vA B C R1 C1B1T2 、T5 截 止T3、 T4導(dǎo) 通+5VABCT1R1R2T2T3T4T5R3R5R4uo (Y)設(shè) uA=uB=uC=3.6V ，輸入端全部是高電平， VB1升高，足以使T2 ,T5導(dǎo)通，uo=0.3V,Y=0。且VB1=2.1V，T1發(fā)

5、射結(jié)全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3導(dǎo)通，T4截止。灌電流T1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vA B C R1 C1B1由以上分析可知： 當(dāng)輸入端A、B、C均為高電平時(shí)，輸出端Y為低電平。當(dāng)輸入端A、B、C中只要有一個(gè)為低電平，輸出端就為高電平,正好符合與非門的邏輯關(guān)系。ABCY&Y=ABC二、TTL與非門的傳輸特性和靜態(tài)參數(shù)1、電壓傳輸特性Vi（V）0Vo（V）12341234ABCDEF0.2VVIHminVILmin3.4V2、靜態(tài)參數(shù)典型值VOL=0.2V輸出高電平VOH和輸出低電平VOL典型值VOH=3.4VVT閾值電壓VT

6、1.4V輸入高電平VIH和輸入低電平VIL VIH是與邏輯狀態(tài)“1”所對(duì)應(yīng)的輸入電平，典型值3.6V，VIH（min）=2V，將VIH（min） 稱為開門電平，記為VON。 VIL是與邏輯狀態(tài)“0”所對(duì)應(yīng)的輸入電平，典型值0.3V，VIL（max）=0.8V，將VIL（max） 稱為關(guān)門電平，記為VOFF。低電平噪聲容限（UNL）：UNL=VOFFVOL（max）=（0.8 0.4)V=0.4 V高電平噪聲容限（UNH）：UNH=VOH（max）VON=（2.4 2)V=0.4 V三、TTL與非門的輸入、輸出負(fù)載特性1、輸入低電平電流IILIIL后級(jí)“與非”門在輸入低電平時(shí)，流入該級(jí)“與非”門

7、輸出端的電流，即灌電流。2、輸入高電平電流IIHIIH后級(jí)“與非”門在輸入低電平時(shí)，拉出該級(jí)“與非”門輸出端的電流，即拉電流。IIL（max）=1.6mAIIH（max）=40A3、輸出低電平電流IOLIOL輸出低電平時(shí)，后級(jí)“與非”門流入該級(jí)“與非”門輸出端的電流，即灌電流。4、輸出高電平電流IOHIOH輸出高電平時(shí)，流出該級(jí)“與非”門輸出端的電流，即拉電流。IOL（max）=16mAIOH（max）=0.4mA5、扇出系數(shù)N0一般為10四、TTL與非門的動(dòng)態(tài)特性0.5VIM0.5VOMtpdLtpdH典型值10ns+5VABT1R1R2T2T3T4T5R3R5R4YDEN VB1=1VEN

8、=0時(shí)， VB1=1V， T2 、T5截止；二極管D導(dǎo)通，使VB3=1VT3、T4截止，輸出端開路（高阻狀態(tài)）EN=1時(shí)，二極管D截止， Y=AB，同TTL與非門。VB3=1V3.2.2 三態(tài)輸出門電路ABY&EN三態(tài)門邏輯符號(hào)EN為控制端且高電平有效，即EN=1時(shí)，同TTL與非門，Y=AB；EN=0時(shí)，輸出端為高阻狀態(tài)。ABY&ENA B&ENA B&ENA B&ENA B&EN用三態(tài)門接成總線結(jié)構(gòu)EN為控制端且低電平有效，即EN=0時(shí)，同TTL與非門，Y=AB；EN=1時(shí)，輸出端為高阻狀態(tài)。3.2.3 集電極開路TTL與非門電路（OC）UCCABCT1R1R2T2T5R3RLYUCCOC門

9、邏輯符號(hào)BY&ARL的選擇：ICEOOC門T5管截止時(shí)的漏電流；IIH是負(fù)載與非門的反向漏電流；n是OC門的個(gè)數(shù)；m是負(fù)載與非門輸入端的個(gè)數(shù)。IIL是負(fù)載與非門輸入短路電流；三、 TTL與非門組件 TTL與非門組件就是將若干個(gè)與非門電路，經(jīng)過集成電路工藝制作在同一芯片上。 &+VC14 13 12 11 10 9 8 1 2 3 4 5 6 7地74LS00&74LS00組件含有兩個(gè)輸入端的與非門四個(gè)。 MOS電路與TTL電路相比：制造工藝簡單，功耗低，抗干擾能力強(qiáng)，體積小。 MOS器件的基本結(jié)構(gòu)有N溝道和P溝道，相應(yīng)的有NMOS和PMOS邏輯電路。3、3 MOS門電路 為了提高工作速度，降低

10、輸出阻抗和功耗，目前數(shù)字集成電路廣泛采用CMOS電路，它是PMOS和NMOS組合起來構(gòu)成的。SiO2結(jié)構(gòu)示意圖3.1.1 N溝道增強(qiáng)型絕緣柵場效應(yīng)管P型硅襯底源極S柵極G漏極D 3.1 絕緣柵場效應(yīng)管襯底引線BN+N+DBSG符號(hào)1. 結(jié)構(gòu)和符號(hào)SiO2結(jié)構(gòu)示意圖P型硅襯底耗盡層襯底引線BN+N+SGDUDSID = 0D與S之間是兩個(gè)PN結(jié)反向串聯(lián)，無論D與S之間加什么極性的電壓，漏極電流均接近于零。2. 工作原理(1) UGS =0P型硅襯底N+BSGD。耗盡層ID = 0(2) 0 UGS UGS(th)N型導(dǎo)電溝道N+N+UGS結(jié)構(gòu)示意圖3.1.2 N溝道耗盡型絕緣柵場效應(yīng)管P型硅襯底

11、源極S漏極D 柵極G襯底引線B耗盡層1. 結(jié)構(gòu)特點(diǎn)和工作原理N+N+正離子N型溝道SiO2DBSG符號(hào)制造時(shí),在二氧化硅絕緣層中摻入大量的正離子。N型硅襯底N+BSGD。耗盡層PMOS管結(jié)構(gòu)示意圖P溝道3.1.3 P溝道絕緣柵場效應(yīng)管（PMOS）PMOS管與NMOS管互為對(duì)偶關(guān)系，使用時(shí)UGS 、UDS的極性也與NMOS管相反。 P+P+UGSUDSID1. P溝道增強(qiáng)型絕緣柵場效應(yīng)管開啟電壓UGS(th)為負(fù)值，UGS UGS(th) 時(shí)導(dǎo)通。 SGDB符號(hào) ID /mAUGS / V0UGS(th) 轉(zhuǎn)移特性2. P溝道耗盡型絕緣柵場效應(yīng)管DBSG符號(hào) ID /mAUGS /V0UGS(o

12、ff) 轉(zhuǎn)移特性夾斷電壓UGS(off)為正值， UGS UGS(off)時(shí)導(dǎo)通。 在UDS =0時(shí)，柵源電壓與柵極電流的比值，其值很高。3.1.4 絕緣柵場效應(yīng)管的主要參數(shù)1. 開啟電壓UGS(th) 指在一定的UDS下，開始出現(xiàn)漏極電流所需的柵源電 壓。它是增強(qiáng)型MOS管的參數(shù)，NMOS為正，PMOS為負(fù)。2. 夾斷電壓 UGS(off) 指在一定的UDS下，使漏極電流近似等于零時(shí)所需的柵源電壓。是耗盡型MOS管的參數(shù)，NMOS管是負(fù)值，PMOS管是正值。3. 直流輸入電阻 RGS（DC）4. 低頻跨導(dǎo) gm UDS為常數(shù)時(shí)，漏極電流的微變量與引起這個(gè)變化的柵源電壓的微變量之比稱為跨導(dǎo),即

13、 另外，漏源極間的擊穿電壓U(BR)DS、柵源極間的擊穿電壓U(BR)GS以及漏極最大耗散功率PDM是管子的極限參數(shù)，使用時(shí)不可超過。gm=ID / UGS UGS =常數(shù) 跨導(dǎo)是衡量場效應(yīng)管柵源電壓對(duì)漏極電流控制能力的一個(gè)重要參數(shù)。 1. CMOS反相器AYTP+VDDTN一、 CMOS門電路當(dāng)A為高電平時(shí)，TN導(dǎo)通TP截止，輸出Y為低電平。當(dāng)A為低電平時(shí)，TP導(dǎo)通TN截止，輸出Y為高電平。ABTP1TP2TN1TN2+VDDY2. CMOS與非門TP1 與TP2并聯(lián)，TN1 與TN2串聯(lián)；當(dāng)AB都是高電平時(shí)TN1 與TN2同時(shí)導(dǎo)通TP1 與TP2同時(shí)截止；輸出Y為低電平。當(dāng)AB中有一個(gè)是低電平時(shí)，TN1 與TN2中有一個(gè)截止，TP1 與TP2中有一個(gè)導(dǎo)通，輸出Y為高電平。3. CMOS或非門