1、實驗三 序列信號檢測器的設(shè)計一、實驗?zāi)康模?、理解序列信號檢測器的工作原理；2、掌握原理圖和文本輸入的混合設(shè)計輸入方法；3、理解狀態(tài)劃分；4、掌握狀態(tài)機程序的編寫方法； 二、實驗原理： 序列檢測器是時序數(shù)字電路中非常常見的設(shè)計之一。它的主要功能是:將一個指定的序列從數(shù)字碼流中識別出來。接下來的設(shè)計就是針對“011”這個序列的檢測器。設(shè)input為數(shù)字碼流輸入，output為檢出標(biāo)記輸出，高電平表示“發(fā)現(xiàn)指定序列”,低電平表示“沒有發(fā)現(xiàn)指定的序列”。設(shè)輸入的碼流為“001101101111011111.”,在時鐘24中,碼流input里出現(xiàn)指定序列“011”,對應(yīng)輸出output在第4個時鐘變?yōu)?/p>

2、高電平“1”,表示發(fā)現(xiàn)指定011”，以此類推。 序列發(fā)生器模塊采用的是M（n=4）序列發(fā)生器，詳細(xì)可以參考EDA技術(shù)與應(yīng)用一書的4.4團隊協(xié)作及邏輯鎖定。三、實驗內(nèi)容（1）最終的頂層設(shè)計原理圖如下： 左側(cè)的四個D觸發(fā)器組成的電路為M序列信號發(fā)生器模塊，它可以產(chǎn)生15位隨機的二進(jìn)制碼流。發(fā)生器產(chǎn)生的二進(jìn)制碼流每隔15個時鐘周期重復(fù)出現(xiàn)一次。詳細(xì)的可以在最終的時序仿真圖中看出來。 右側(cè)的get_str模塊為檢測模塊，給予狀態(tài)機的結(jié)構(gòu)編寫的，具體如下：library ieee;use ieee.std_logic_1164.all;entity get_ser isport(clk : instd_

3、logic;input : instd_logic;reset : instd_logic;serout : out std_logic_vector(1 downto 0);output : outstd_logic);end entity;architecture rtl of get_ser is- Build an enumerated type for the state machinetype state_type is (s0, s1, s2, s3);- Register to hold the current statesignal state : state_type; b

4、egin serout = (0&input); - Logic to advance to the next stateprocess (clk, reset)beginif reset = 1 thenstate if input = 0 thenstate = s1;elsestate if input = 1 thenstate = s2;elsestate if input = 1 thenstate = s3;elsestate if input = 1 thenstate = s0;elsestate output output output output output , clk = clk , reset = reset ) ; clk=not clk after 0.5us; reset dout dout dout dout dout dout dout dout dout dout NULL; end case;end process;end rtl; （4） 依據(jù)上圖設(shè)計頂層原理圖。（5） 管腳鎖定：（6） 修改特殊管腳為一般管腳，如圖所示：（7） 全編譯通過后下載到開發(fā)板進(jìn)行驗證。