1、一位二進(jìn)制全減器設(shè)計(jì)電工電子仿真實(shí)踐課程設(shè)計(jì)1 設(shè)計(jì)設(shè)計(jì)一個(gè)一位二進(jìn)制全減器，要求：用芯片74ls138譯碼器和芯片74ls00與非門實(shí)現(xiàn)。2 設(shè)計(jì)原理2.1方案的選擇根據(jù)題設(shè)，我的構(gòu)思是使用一個(gè)3-8譯碼器何兩個(gè)與非門來構(gòu)成全減器電路。2.2 基本元件的參數(shù)圖2.1 74ls138管腳圖圖2.2 74ls138輸入輸出端說明圖2.3 74ls00管腳圖2.3 74ls138功能表表2-3-1 74ls138功能表輸入輸出E1E2A+E2BCBAY7Y6Y5Y4Y3Y2Y1Y00XXXX11111111X1XXX11111111100001111111010001111111011001011

2、111011100111111011110100111011111010111011111101101011111110111011111113 電路圖的設(shè)計(jì)過程3.1 畫出真值表其中Ai和Bi表示二進(jìn)制數(shù)的第i位，Di表示本位最終運(yùn)算結(jié)果，即就是低位向本位借位或本位向高位借位之后的最終結(jié)果，Ci-1表示低位是否向本位借位，Ci表示本位是否向高位借位。表3-1一位二進(jìn)制全減器真值表AiBiCi-1DiCi00000001110101101101100101010011000111113.2 輸出邏輯函數(shù)表達(dá)式全減器輸出邏輯函數(shù)表達(dá)式如下：Di=AiBiCi-1Ci=Ai(BiCi-1)+BiC

3、i-1。3.3 邏輯電路圖如下圖，我設(shè)計(jì)的為采用一塊74ls138和一塊74ls00中的兩個(gè)與非門所構(gòu)成的簡單以為二進(jìn)制全減器。圖3.1 簡單全減器電路圖3.2 一位二進(jìn)制全減器仿真電路4 仿真分析方法實(shí)驗(yàn)與結(jié)果分析表4-1 實(shí)驗(yàn)數(shù)據(jù)表格AiBiCi-1DiCi邏輯狀態(tài)00000電位（V）00000邏輯狀態(tài)00111電位（V）0054.34.3邏輯狀態(tài)01011電位（V）0504.34.3邏輯狀態(tài)01101電位（V）05504.3邏輯狀態(tài)10010電位（V）5004.30邏輯狀態(tài)10100電位（V）50500邏輯狀態(tài)11000電位（V）55000邏輯狀態(tài)11111電位（V）5554.34.3結(jié)

4、論是仿真電路符合設(shè)計(jì)要求，設(shè)計(jì)成功。5 總結(jié)本課程設(shè)計(jì)就一位二進(jìn)制全減器進(jìn)行原理圖設(shè)計(jì)，使用Multisim軟件進(jìn)行了仿真，驗(yàn)證了設(shè)計(jì)的合理性和可行性。具體內(nèi)容包括：1、設(shè)計(jì)了一位二進(jìn)制全減器的主電路和控制電路，包括3-8譯碼器和與非門。2、根據(jù)設(shè)計(jì)任務(wù)指標(biāo)計(jì)算了各部分系統(tǒng)參數(shù)，并進(jìn)行了相應(yīng)元件選取，使用了一塊74ls138和兩塊74ls00。3、利用Multisim軟件進(jìn)行了仿真，仿真結(jié)果表明：設(shè)計(jì)結(jié)構(gòu)正確可以達(dá)到預(yù)期效果。參考文獻(xiàn)1 劉偉，李思強(qiáng).Multisim8電工電子仿真實(shí)踐M.哈爾濱：黑龍江科學(xué)技術(shù)出版社，2007.2 閻石.數(shù)字電子技術(shù)基礎(chǔ)M.北京：高等教育出版社，1998.3 鄭步生，吳渭. Multisim2001電路設(shè)計(jì)及仿真入門與應(yīng)用M.北京：電子工業(yè)出版社，2002.4 蔣卓勤，鄧玉元. Multisim2001及其