新世代硅光

的開發(fā)流程：串連萬物聯(lián)網(wǎng)爆量數(shù)據(jù)的最后一里路Terence

Chen

陳昇祐, Mentor,A

BusinessTerenceRu

Cao

, Luceda

Photonicsru

@lJuly,

2018數(shù)據(jù)中心的功耗以及流量倍增的議題來源：HewlettPackardEnterprise

(HPE)“全世界的數(shù)據(jù)中心一年約消耗每小時400Tera-Watt的電力，約略大于整個英國的用電量(2015)?！皝碓矗簛碓矗?,In?

Mentor

Graphics

Corp.2MIITEC,

Si

Photonics,

July

2018硅光集成線路整個光學(xué)系統(tǒng)集成在一片奈米等級的硅基

上以「光波導(dǎo)」取代「銅導(dǎo)線」，損耗低且傳輸量大與CMOS工藝兼容，利用成熟半導(dǎo)體生態(tài)體系蓬勃發(fā)展中，立即應(yīng)用是取代逐漸 瓶頸的銅導(dǎo)線I/O連結(jié)iSiPP50G平臺?

Mentor

Graphics

Corp.3MIITEC,

Si

Photonics,

July

2018硅光技術(shù)的研究進(jìn)程G.

Liet

al.,

“Improving

-patible

Germaniumphotodetectors”,

Optics

Express,2012Q.

Xu

et

al.,“Micrometer-scale

silicon

electro-optic

modulator”,

Nature,

2005.硅光器件層級晶體管與硅光集成線路70M

個晶體管+850

個硅光子器件C.

Sun

et

al.,

“Single-chip

microprocessor

that

communicatesdirectly

using

light”,

Nature.

2015.?

Mentor

Graphics

Corp.4MIITEC,

Si

Photonics,

July

2018最近的硅光技術(shù)研究進(jìn)程Amir

H.

A.

et

al.,

“Integrating

photonics

with

silicon

nanoelectronicsfor

thenext

generation

of

systems

on

a

chip”,

Nature.

2018.硅光與先進(jìn)半導(dǎo)體工藝整合技術(shù)在閘極形成之后，源極與漏極形成之前，因為光子組件的制程過程有高熱，選在此階段制程可以避免高溫制程對源極與漏極特性的影響。光子器件只需要幾層光罩，與

CMOS工藝契合。器、高速光在65nm的工藝上整合光波導(dǎo)、學(xué)模塊、雪崩光學(xué)探測器(avalanchephotodetector)等。使現(xiàn)有GPU可具備光學(xué)I/O?

Mentor

Graphics

Corp.5MIITEC,

Si

Photonics,

July

2018硅光子技術(shù)的商業(yè)化進(jìn)程2012IBM宣布成功研制出實用化的硅光子2014

HPE提出未來的計算機(jī)架構(gòu)The

Machine，將采用硅光2016

In

宣布基于硅光子技術(shù)的光收發(fā)器開始大規(guī)模出貨2017

Luxtera宣布與臺積電共同發(fā)展下世代的硅光子技術(shù)來源：100G光收發(fā)器,In來源：Hewlett

Packard

Enterprise

(HPE)來源：IBM?

Mentor

Graphics

Corp.6MIITEC,

Si

Photonics,

July

2018硅光子技術(shù)的主流應(yīng)用LiDAR數(shù)據(jù)中心之間長距離傳輸傳感器數(shù)據(jù)中心內(nèi)部短距離傳輸?

Mentor

Graphics

Corp.7MIITEC,

Si

Photonics,

July

2018響應(yīng)需求，Mentor持續(xù)推進(jìn)硅光子設(shè)計方法與教育20112012201320142015201620172018通過與Luceda結(jié)合：與

硅光子工藝廠合作

PDK

平臺讓

硅光子

工程師享有和電子

同樣流暢可靠的環(huán)境?

Mentor

Graphics

Corp.9MIITEC,

Si

Photonics,

July

2018硅光子

的商品化/復(fù)雜化驅(qū)動設(shè)計方法的演進(jìn)”

硅光

設(shè)計師The

“器件設(shè)計線路設(shè)計物理版圖設(shè)計…系統(tǒng)/原理圖設(shè)計師物理版圖設(shè)計師傳統(tǒng)光子設(shè)計師“由下往上”的設(shè)計流程“由上往下”，實現(xiàn)大型且復(fù)雜的設(shè)計電子

設(shè)計師硅光生態(tài)也逐漸分工，實現(xiàn)大型且復(fù)雜的設(shè)計電/光整合，催生出新一代的

設(shè)計師器件設(shè)計師PDK設(shè)計師PDK?

Mentor

Graphics

Corp.10MIITEC,

Si

Photonics,

July

2018Tanner-Calibre標(biāo)準(zhǔn)整合界面?

Mentor

Graphics

Corp.11MIITEC,

Si

Photonics,

July

2018從Tanner

S-Edit

和L-Edit

直接執(zhí)行Calibre

工具包含

nmDRC?

和Calibre

nmLVS?-Calibre

LFD

光刻仿真從Tanner

S-Edit

和L-Edit

直接使用Calibre

RVE?檢視

Calibre

DRC,

LVS,和PEX

結(jié)果原理圖和版圖線路與器件的相互查詢晶圓廠最廣泛使用的簽核工具硅光物理版圖DRC驗證電子 物理版圖

硅光 物理版圖(Manhattan

Shapes)

(Non-Manhattan

Shapes)?

Mentor

Graphics

Corp.12MIITEC,

Si

Photonics,

July

2018eqDRC傳統(tǒng)

DRC會報出大量的假錯，掩蓋真正的錯誤必須使用eqDRC，以公式(equation)描述弧形光波導(dǎo)，精準(zhǔn)抓錯傳統(tǒng)DRC報出大量假錯eqDRC抓出真正錯誤?

Mentor

Graphics

Corp.13MIITEC,

Si

Photonics,

July

2018Tanner硅光/電子整合設(shè)計平臺完整的解決方案—

硅光 和電子設(shè)計流程兼?zhèn)?，滿足產(chǎn)品設(shè)計與

Luceda

整合服務(wù)廣大的硅光

設(shè)計師日漸增加的PDK支持業(yè)界標(biāo)準(zhǔn)Calibre

驗證硅光版圖–

Equation

based

DRC

rules?

Mentor

Graphics

Corp.14MIITEC,

Si

Photonics,

July

2018為光子集成電路設(shè)計自動化

服務(wù)希望讓光子IC設(shè)計師享有與電子IC設(shè)計師相同的能力。Luceda

PhotonicsPython從網(wǎng)表(Schematic)到版圖(Layout)完全耦合的設(shè)計流程對設(shè)計的充分控制＆可定制化預(yù)定義好的光元件流片與TannerEDA 集成拖拽式鏈路(Circuit)設(shè)計直觀進(jìn)行波導(dǎo)和金屬布線一鍵運(yùn)行DRC和LVS支持OpenAccessIPKISS.flow包含在IPKISS.eda內(nèi)IPKISS.flowIPKISS.edaFilter

ToolboxAWG

(Synthesis)AWG版圖(Layout)可自定義可在IPKISS.flow和IPKISS.eda中使用15上市時間規(guī)則（電信領(lǐng)域）理念設(shè)計制造原型2個月3個月15個月×1-3光收發(fā)器產(chǎn)品迭代周期:

36個月上市時間更快!我有這個非常酷的想法，從長遠(yuǎn)來看可以幫助我們！先流片！16基于工藝設(shè)計套件(PDK)的設(shè)計理念設(shè)計實現(xiàn)工藝廠工藝文件元件設(shè)計庫設(shè)計規(guī)則Luceda所支持的工藝廠17流片：制作GDSII版圖文件標(biāo)準(zhǔn)文件格式在特定圖層上的多邊形圖層的組合與光刻掩模相對應(yīng)制作這樣的GDSII文件就是所說的版圖掩膜18Luceda

PDK組成元件Component工藝元件驗證文件宏說明檔虛擬工藝VirtualFab元件CAD配方

Recipe緊湊模型

Compactmodel網(wǎng)表Netlist版圖Layout符號Symbol19元件定義元件仿真元件PDK/元件庫PDK工藝定義元件/子鏈路設(shè)計鏈路設(shè)計鏈路原理圖鏈路仿真（時域，頻域)版圖元件版圖物理驗證版圖拼接20AMF工藝套件(PDK)發(fā)布請

.com21現(xiàn)場演示：設(shè)計一個偏振分束線路22IPKISS+Tanner培訓(xùn)日程其它培訓(xùn)：請

.com光積體電路元件系統(tǒng)設(shè)計與製程實現(xiàn)新竹，臺北，臺南，-28日-13日-21日硅光暑期學(xué)校，-21日掃描報名中國工業(yè)和信息化部人才交流中心，2018年7月19-21日23Tanner電子設(shè)計流程Schematic

Capture:S-Editog

Simulation:T-Spice,

Eldo,

Eldo

RF,

AFSysis:Mixed

SignalT-Spice

AMSChip

Assembly

and

Functional

Verification:L-Edit,

SDL

Router,

Calibre,

T-Spice,

Eldo,

AFS,/

QuestaDesign

Entry:/

QuestaBehavioral

Simulation:/

QuestaBlock

Layout:L-Edit,

Interactive

DRC,

SDLPhysical

Verification:Calibre

DRC,

LVS,

PEX,

PERCPost-Layout

Simulation:T-Spice,

Eldo,

Eldo

RF,

AFSSynthesis:Oasys

AMSPlace

and

Route:Nitro

AMSFunctional

Verification:Optimus

AMS

/Formal

ProogDigitalMixed-SignalogVerif