加法計(jì)算器電路第一頁，共七十四頁，2022年，8月28日目錄學(xué)習(xí)目標(biāo)項(xiàng)目要求項(xiàng)目引導(dǎo)項(xiàng)目學(xué)習(xí)制作指導(dǎo)項(xiàng)目驗(yàn)收第二頁，共七十四頁，2022年，8月28日學(xué)習(xí)目標(biāo)能借助資料讀懂集成電路的型號，明確各引腳功能。

能完成一位十進(jìn)制加法計(jì)算器的邏輯電路的設(shè)計(jì)與制作。知識目標(biāo)能力目標(biāo)了解編碼器、譯碼器、常用顯示器、顯示譯碼器、加法器的邏輯功能和主要用途，掌握編碼器、譯碼器、常用顯示器、顯示譯碼器、加法器的基本應(yīng)用，初步掌握一位十進(jìn)制加法計(jì)算器的邏輯電路的設(shè)計(jì)方法。返回第三頁，共七十四頁，2022年，8月28日項(xiàng)目要求設(shè)計(jì)并制作一位加法計(jì)算器，要求如下：1、輸入邏輯用9個開關(guān)分別表示0－9十種不同的輸入，每次動作只允許按下一個開關(guān)（所有開關(guān)都不按，表示0），數(shù)碼管顯示相應(yīng)的數(shù)字。2、輸出邏輯從輸入端輸入第一個數(shù)，按下加法按鈕后再輸入第二個數(shù)字，數(shù)碼管顯示兩個數(shù)之和。返回第四頁，共七十四頁，2022年，8月28日項(xiàng)目引導(dǎo)（1）小組制訂工作計(jì)劃。（2）完成一位加法計(jì)算器邏輯電路的設(shè)計(jì)。（3）畫出安裝布線圖。（4）完成電路所需元器件的購買與檢測。（5）根據(jù)布線圖安裝一位加法計(jì)算器電路。（6）完成一位加法計(jì)算器電路的功能檢測和故障排除。（7）通過小組討論完成電路的詳細(xì)分析及編寫項(xiàng)目實(shí)訓(xùn)報告。返回第五頁，共七十四頁，2022年，8月28日虛擬工作室一位加法計(jì)算器電路圖返回第六頁，共七十四頁，2022年，8月28日項(xiàng)目學(xué)習(xí)[知識鏈接1]數(shù)制與編碼的基礎(chǔ)知識[知識鏈接2]編碼器[知識鏈接3]譯碼器[技能訓(xùn)練1]譯碼器邏輯功能測試及應(yīng)用[知識鏈接4]數(shù)字顯示電路[知識鏈接5]加法器[技能訓(xùn)練2]計(jì)算器數(shù)字顯示電路的制作[知識鏈接6]寄存器返回[知識拓展]3線-8線譯碼器的特別應(yīng)用第七頁，共七十四頁，2022年，8月28日[知識鏈接1]數(shù)制與編碼的基礎(chǔ)知識（1）進(jìn)位制：表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡稱進(jìn)位制。

（2）基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個數(shù)。

（3）位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪。一、數(shù)制返回第八頁，共七十四頁，2022年，8月28日數(shù)碼為：0—9；基數(shù)是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開式：1、十進(jìn)制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－2返回第九頁，共七十四頁，2022年，8月28日2、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0·0=0，0·1=0，1·0=0，1·1=1運(yùn)算規(guī)則各數(shù)位的權(quán)是２的冪

二進(jìn)制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實(shí)現(xiàn)，且運(yùn)算規(guī)則簡單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。返回第十頁，共七十四頁，2022年，8月28日數(shù)碼為：0—7；基數(shù)是8。運(yùn)算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開式：如：(207.04)10＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八進(jìn)制4、十六進(jìn)制數(shù)碼為：0—9、A—F；基數(shù)是16。運(yùn)算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)是8的冪各數(shù)位的權(quán)是16的冪返回第十一頁，共七十四頁，2022年，8月28日二、不同數(shù)制之間的轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。1、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1101010.01000＝(152.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。=011111100.010110(374.26)8返回第十二頁，共七十四頁，2022年，8月28日2、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。3、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。整數(shù)部分采用基數(shù)連除法，小數(shù)部分采用基數(shù)連乘法。轉(zhuǎn)換后再合并。返回第十三頁，共七十四頁，2022年，8月28日整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。返回第十四頁，共七十四頁，2022年，8月28日練一練將十六進(jìn)制數(shù)(3BE5.97D)16轉(zhuǎn)換成二進(jìn)制數(shù)將二進(jìn)制數(shù)(11100101.11101011)2轉(zhuǎn)換成八進(jìn)制數(shù)將二進(jìn)制數(shù)(10101)2轉(zhuǎn)換成十進(jìn)制數(shù)返回第十五頁，共七十四頁，2022年，8月28日用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號等信息稱為編碼。用以表示十進(jìn)制數(shù)碼、字母、符號等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。三、編碼數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。

二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的0—9十個數(shù)碼。簡稱BCD碼。返回第十六頁，共七十四頁，2022年，8月28日返回第十七頁，共七十四頁，2022年，8月28日[知識鏈接2]編碼器實(shí)現(xiàn)編碼功能的邏輯電路，稱為編碼器。編碼器又分為普通編碼器和優(yōu)先編碼器兩類。輸入：I0～I(xiàn)78個高電平信號，輸出：3位二進(jìn)制代碼Y2Y1Y0。故也稱為8線－3線編碼器。特點(diǎn)：輸入I0～I(xiàn)7當(dāng)中只允許一個輸入變量有效，即取值為1（高電平有效）。（1）三位二進(jìn)制普通編碼器1.二進(jìn)制編碼器返回第十八頁，共七十四頁，2022年，8月28日3位二進(jìn)制編碼器的真值表邏輯表達(dá)式：返回第十九頁，共七十四頁，2022年，8月28日邏輯電路圖：想一想返回第二十頁，共七十四頁，2022年，8月28日（2）集成8線－3線優(yōu)先編碼器74LS148返回第二十一頁，共七十四頁，2022年，8月28日8線－3線優(yōu)先編碼器74LS148邏輯符號圖返回第二十二頁，共七十四頁，2022年，8月28日74LS148功能表注意：輸入邏輯0(低電平）有效，輸出：反碼輸出返回第二十三頁，共七十四頁，2022年，8月28日2.二-十進(jìn)制編碼器74LS147

把I0～I(xiàn)9的十個狀態(tài)分別編碼成十個BCD碼。其中I9的優(yōu)先權(quán)最高，I0的優(yōu)先權(quán)最低。返回第二十四頁，共七十四頁，2022年，8月28日74LS147的功能表注意：輸入邏輯0(低電平）有效，輸出：反碼輸出返回第二十五頁，共七十四頁，2022年，8月28日[知識鏈接3]譯碼器74LS138符號圖和管腳圖(a)符號圖;(b)管腳圖譯碼是編碼的逆過程，即將具有特定含義的一組代碼“翻譯”出它的原意的過程叫譯碼。3線－8線譯碼器74LS1381.二進(jìn)制譯碼器返回第二十六頁，共七十四頁，2022年，8月28日74LS138譯碼器功能表

輸入

輸出E1A2A1A0×10×010101010101010××××××00000101001110001110111111111111111111111111011111101111101111110111110111111011111011111101111111STASTBSTCVcc返回第二十七頁，共七十四頁，2022年，8月28日變量的每個輸出端都表示一個最小項(xiàng)，利用這個特點(diǎn)，可以實(shí)現(xiàn)邏輯函數(shù)。用一個3線-8線譯碼器實(shí)現(xiàn)函數(shù)當(dāng)3線-8線譯碼器的E1接+5V,E2A和E2B接地時。得到對應(yīng)的輸出Y：[知識拓展]3線-8線譯碼器的特別應(yīng)用返回第二十八頁，共七十四頁，2022年，8月28日若將輸入變量A、B、C分別代替A2、A1、A0,則可到函數(shù)000100010000000返回第二十九頁，共七十四頁，2022年，8月28日二－十進(jìn)制譯碼器

二—十進(jìn)制譯碼器也稱BCD譯碼器，它的功能是將輸入的十進(jìn)制BCD碼譯成10個高、低電平輸出信號，因此也叫4—10譯碼器。74LS42邏輯電路返回第三十頁，共七十四頁，2022年，8月28日二－十進(jìn)制譯碼器74LS42邏輯函數(shù)式返回第三十一頁，共七十四頁，2022年，8月28日二－十進(jìn)制譯碼器74LS42的真值表返回第三十二頁，共七十四頁，2022年，8月28日用兩片74LS138實(shí)現(xiàn)一個4線-16線譯碼器選做返回第三十三頁，共七十四頁，2022年，8月28日[技能訓(xùn)練1]譯碼器邏輯功能測試及應(yīng)用訓(xùn)練要求（1）識別中規(guī)模集成譯碼器的功能，管腳分布。（2）完成譯碼器邏輯功能的測試。（3）完成用譯碼器設(shè)計(jì)設(shè)備運(yùn)行故障監(jiān)測報警電路。（4）編寫實(shí)訓(xùn)及設(shè)計(jì)報告。返回第三十四頁，共七十四頁，2022年，8月28日目標(biāo)及實(shí)作條件掌握譯碼器邏輯功能的測試方法。

了解中規(guī)模集成譯碼器的功能，管腳分布，掌握其邏輯功能。

掌握用譯碼器設(shè)計(jì)組合邏輯電路的方法。知識與技能目標(biāo)設(shè)備與器件設(shè)備：數(shù)字電路實(shí)驗(yàn)裝置1臺器件：74LS1381片、74LS202片返回第三十五頁，共七十四頁，2022年，8月28日內(nèi)容及步驟1．集成譯碼器74LS138邏輯功能測試管腳排列圖測試連接圖返回功能演示第三十六頁，共七十四頁，2022年，8月28日實(shí)戰(zhàn)啦！2．用74LS138設(shè)計(jì)設(shè)備運(yùn)行故障監(jiān)測報警電路某車間有黃、紅兩個故障指示燈，用來監(jiān)測三臺設(shè)備的工作情況。當(dāng)只有一臺設(shè)備有故障時黃燈亮；若有兩臺設(shè)備同時產(chǎn)生故障時，紅燈亮；三臺設(shè)備都產(chǎn)生故障時，紅燈和黃燈都亮。試用譯碼器設(shè)計(jì)一個設(shè)備運(yùn)行故障監(jiān)測報警電路返回第三十七頁，共七十四頁，2022年，8月28日[知識鏈接4]數(shù)字顯示電路半導(dǎo)體數(shù)碼顯示器內(nèi)部接法共陽接法

共陰接法1.數(shù)碼顯示器件返回第三十八頁，共七十四頁，2022年，8月28日R8abcdefgdpabcdefgGNDGNDdp符號和引腳abcdefg共陰極dp返回第三十九頁，共七十四頁，2022年，8月28日R=1K5V直流電源abcdefgdpabcdefgGNDGNDdp顯示數(shù)字1返回第四十頁，共七十四頁，2022年，8月28日R5V直流電源abcdefgdpabcdefgGNDGNDdpRR顯示數(shù)字2返回第四十一頁，共七十四頁，2022年，8月28日R5V直流電源abcdefgdpabcdefgGNDGNDdpRRR顯示數(shù)字3返回第四十二頁，共七十四頁，2022年，8月28日七段譯碼顯示示意圖2.顯示譯碼器返回第四十三頁，共七十四頁，2022年，8月28日驅(qū)動共陰極顯示器驅(qū)動共陽極顯示器輸出狀態(tài)為：

高電平或低電平輸出狀態(tài)為：

低電平或高阻態(tài)亮滅亮滅（1）74LS48返回第四十四頁，共七十四頁，2022年，8月28日abcedfgh共陰極LEDabGNDcdefGNDgh返回第四十五頁，共七十四頁，2022年，8月28日驅(qū)動電路（共陰極）上拉電阻共陰數(shù)碼管在應(yīng)用時應(yīng)將公共極COM接到地線GND上，74ls48內(nèi)部有上拉電阻，故接電路時可以不用外接RL。返回第四十六頁，共七十四頁，2022年，8月28日74LS48的管腳排列圖燈測試輸入：=0時，數(shù)碼管的七段同時點(diǎn)亮，以檢查該數(shù)碼管各段能否正常發(fā)光。平時應(yīng)置為高電平。滅零輸入：主要用來熄滅不希望顯示的零。如0013.2300，顯然前兩個零和后兩個零均無效，則可使用使之熄滅，顯示13.23

雙重功能的端子，既可作為輸入信號又可以作為輸出信號。作為輸入端使用時，稱滅燈輸入控制端。只要=0，數(shù)碼管各段同時熄滅。作為輸出端使用時，稱滅零輸出端。在A3=A2=A1=A0=0，而且有滅零輸入信號（=0）時。才會輸出低電平，表示譯碼器把不希望顯示的零熄滅了。返回第四十七頁，共七十四頁，2022年，8月28日低電平有效暗亮暗返回功能演示第四十八頁，共七十四頁，2022年，8月28日小問答若=0，=0，則顯示數(shù)碼管顯示什么狀態(tài)？說明為什么？返回第四十九頁，共七十四頁，2022年，8月28日顯示譯碼器按輸出電平高低可分為高電平有效和低電平有效兩種。輸出低電平有效的顯示譯碼器（例如74LS47、74LS247）配接共陽極接法的數(shù)碼管，輸出高電平有效的顯示譯碼器（例如74LS48、74LS248、CC4511等）配接共陰極接法的數(shù)碼管。小知識（2）CC4511返回第五十頁，共七十四頁，2022年，8月28日CC4511功

能

表輸

入輸

出LEDCBAabcdefg××0××××1111111×01××××000000001100001111110011000101100000110010110110101100111111001011010001100110110101101101101101100011111011011111100000111000111111101110011110011011101000000000111011000000001111000000000011110100000000111110000000001111110000000111

××××保

持返回第五十一頁，共七十四頁，2022年，8月28日[技能訓(xùn)練2]計(jì)算器數(shù)字顯示電路的制作任務(wù)要求（1）識別編碼器、譯碼器和數(shù)碼管的功能，管腳分布。（2）完成計(jì)算器數(shù)字顯示電路的制作。（3）完成計(jì)算器數(shù)字顯示電路邏輯功能的測試。（4）編寫實(shí)訓(xùn)總結(jié)報告。返回第五十二頁，共七十四頁，2022年，8月28日目標(biāo)及實(shí)作條件借助資料讀懂集成電路的型號，明確各引腳功能了解編碼器、譯碼器和數(shù)碼管的邏輯功能。熟悉74LS147、74LS48和數(shù)碼管各管腳功能。

掌握數(shù)字顯示技術(shù)。知識與技能目標(biāo)設(shè)備與器件設(shè)備：數(shù)字電路實(shí)驗(yàn)裝置1臺器件：74LS04；74LS48；74LS147各1片；按鍵式開關(guān)9個；共陰數(shù)碼管（CM420806K）1個；面包板、配套連接線等若干返回第五十三頁，共七十四頁，2022年，8月28日1．實(shí)作電路圖內(nèi)容及步驟返回電路仿真第五十四頁，共七十四頁，2022年，8月28日2．安裝（1）確定74LS147和74LS48的管腳排列，檢測器件。（2）根據(jù)計(jì)算器數(shù)字顯示電路圖，畫出安裝布線圖。（3）根據(jù)安裝布線圖完成電路的安裝。先在實(shí)訓(xùn)電路板上插接好IC器件。在插接器件時，要注意IC芯片的豁口方向（都朝左側(cè)），同時要保證IC管腳與插座接觸良好，管腳不能彎曲或折斷。指示燈的正、負(fù)極不能接反。在通電前先用萬用表檢查各IC的電源接線是否正確，確認(rèn)無誤后接電源。返回第五十五頁，共七十四頁，2022年，8月28日3．功能驗(yàn)證(1)分別讓74LS147的輸入I1—I9依次接低電平（其余高電平），如果電路工作正常，數(shù)碼管將依次分別顯示數(shù)碼“1—9”；(2)參照功能驗(yàn)證表所示的輸入條件驗(yàn)證74LS147的優(yōu)先編碼功能，并將輸出結(jié)果填入表中。返回第五十六頁，共七十四頁，2022年，8月28日[知識鏈接5]加法器1.半加器不考慮來自低位，而只考慮本位的兩個數(shù)相加的加法運(yùn)算，稱為半加，能實(shí)現(xiàn)半加運(yùn)算的電路稱為半加器。輸入輸出ABSOCO00010110001001半加器真值表電路符號返回第五十七頁，共七十四頁，2022年，8月28日S=AB+AB=ABC=AB半加器邏輯電路圖A&=1BSC半加器ABSC返回第五十八頁，共七十四頁，2022年，8月28日2.全加器全加器真值表電路符號兩個一位二進(jìn)制數(shù)A和B相加時，若還要考慮從低位來的進(jìn)位的加法，則稱為全加，完成全加功能的電路稱為全加器。返回第五十九頁，共七十四頁，2022年，8月28日半加器ABSC全加器AiBiCi-1SiCi本位加數(shù)低位向本位的進(jìn)位本位和本位向高位的進(jìn)位全加器結(jié)構(gòu)框圖返回第六十頁，共七十四頁，2022年，8月28日集成全加器74LS183引腳排列圖自己學(xué)會芯片的使用喔！返回第六十一頁，共七十四頁，2022年，8月28日3.多位加法器（1）串行進(jìn)位加法器串行進(jìn)位加法器的邏輯電路比較簡單，但它的運(yùn)算速度不高。因?yàn)樽罡呶坏倪\(yùn)算一定要等到所有低位的運(yùn)算完成，并將進(jìn)位送到后才能進(jìn)行。返回第六十二頁，共七十四頁，2022年，8月28日（2）并行進(jìn)位加法器（超前進(jìn)位加法器）在作加法運(yùn)算的同時，利用快速進(jìn)位電路把各位的進(jìn)位也算出來，從而加快了運(yùn)算速度。中規(guī)模集成電路74LS283和CD4008就是具有這種功能的進(jìn)位加法器，這種組件結(jié)構(gòu)復(fù)雜返回第六十三頁，共七十四頁，2022年，8月28日（3）加法器的級聯(lián)用74LS283構(gòu)成8位加法器返回第六十四頁，共七十四頁，2022年，8月28日[知識鏈接6]寄存器寄存器具有接收、存放及傳送數(shù)碼的功能。一般用來暫存中間運(yùn)算結(jié)果，存儲時間短、容量小。移位寄存器除了具有存儲代碼的功能以外，還具有移位功能，即寄存器存儲的代碼能在移位脈沖的作用下依次左移或右移。移位寄存器不但可以用來寄存代碼，還可以用來實(shí)現(xiàn)數(shù)據(jù)的串行→并行轉(zhuǎn)換、數(shù)值的運(yùn)算以及數(shù)據(jù)處理等。返回第六十五頁，共七十四頁，2022年，8月28日CRCRDSLDSRCPCT74LS194

Q0Q1Q2Q3M1M0D0D1D2D3

集成雙向移位寄存器CT74LS194Q3Q2Q1Q0M1M0D3D2D1D0移位脈沖輸入端右移串行數(shù)碼輸入端并行數(shù)碼輸入端左移串行數(shù)碼輸入端

工作方式控制端M1M0=00時，保持功能。M1M0=01時，右移功能。M1M0=10時，左移功能。M1M0=11時，并行置數(shù)功能。

并行數(shù)據(jù)輸出端，從高位到低位依次為Q3~Q0。異步置0端低電平有效返回第六十六頁，共七十四頁，2022年，8月28日CT74LS194的功能表d0000×保持××××××01左移輸入00Q3Q2Q1×××××11左移輸入11Q3Q2Q1×××××1011右移輸入0Q2Q1Q00××××0×101右移輸入1Q2Q1Q01××××1×101并行置數(shù)d3d2d1d0d3d2d1××111保持××××××0××1置零0000×××××××××0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR說明輸出輸入Q3Q2Q1Q0M1M0DSLDSRCP