《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》課程練習(xí)一、填空題1、計(jì)算機(jī)的運(yùn)算精度與機(jī)器的①有關(guān)，為解決精度與硬件成本的矛盾，大多數(shù)計(jì)算機(jī)使用__②。答：①字長(zhǎng)②變字長(zhǎng)運(yùn)算2、計(jì)算機(jī)硬件直接能執(zhí)行的程序是①程序，高級(jí)語(yǔ)言編寫(xiě)的源程序必須經(jīng)過(guò)__②____翻譯，計(jì)算機(jī)才能執(zhí)行。答：①機(jī)器語(yǔ)言②語(yǔ)言處理程序3、在帶符號(hào)數(shù)的編碼方式中，零的表示是唯一的有①和②。答：①補(bǔ)碼②移碼4、若[x1]補(bǔ)＝10110111，[x2]原＝1.01101，則數(shù)x1的十進(jìn)制數(shù)真值是①，x2的十進(jìn)制數(shù)真值是②。答：①-73②5、設(shè)某浮點(diǎn)數(shù)的階碼為8位（最左一位為符號(hào)位），用移碼表示；尾數(shù)為24位（最左一位為符號(hào)位），采用規(guī)格化補(bǔ)碼表示，則該浮點(diǎn)數(shù)能表示的最大正數(shù)的階碼為①，尾數(shù)為②；規(guī)格化最大負(fù)數(shù)的階碼為③，尾數(shù)為④。（用二進(jìn)制編碼回答）答：①11111111②③11111111④6、設(shè)有效信息位的位數(shù)為N,校驗(yàn)位數(shù)為K，則能夠檢測(cè)出一位出錯(cuò)并能自動(dòng)糾錯(cuò)的海明校驗(yàn)碼應(yīng)滿足的關(guān)系是①。答：①2K－1≥N＋K7、在補(bǔ)碼加減運(yùn)算中，符號(hào)位與數(shù)據(jù)①參加運(yùn)算，符號(hào)位產(chǎn)生的進(jìn)位②。答：①按同樣規(guī)則一起②自動(dòng)丟失8、在浮點(diǎn)運(yùn)算過(guò)程中，如果運(yùn)算結(jié)果的尾數(shù)部分不是①形式，則需要進(jìn)行規(guī)格化處理。設(shè)尾數(shù)采用補(bǔ)碼表示形式，當(dāng)運(yùn)算結(jié)果②時(shí)，需要進(jìn)行右規(guī)操作；當(dāng)運(yùn)算結(jié)果③時(shí)，需要進(jìn)行左規(guī)操作。答：①規(guī)格化②溢出③不是規(guī)格化數(shù)浮點(diǎn)運(yùn)算器由①和②兩部分組成，它們本身都是定點(diǎn)運(yùn)算器，其中①要求能夠進(jìn)行③運(yùn)算；②要求能夠進(jìn)行④運(yùn)算。答：①階碼部件②尾數(shù)部件③加減④加減乘除10、Cache使用的是①存儲(chǔ)芯片。答：①SRAM11、主存由①構(gòu)成，虛存由②構(gòu)成。答：①DRAM②硬盤(pán)12、Cache存儲(chǔ)器的主要作用是解決①。答：①CPU與主存間速度匹配問(wèn)題13、存儲(chǔ)器的取數(shù)時(shí)間是衡量主存①的重要指標(biāo)，它是從②到③的時(shí)間。答：①速度②把要訪問(wèn)的存儲(chǔ)單元的地址，加載到存儲(chǔ)器芯片的地址引腳上14、SRAM與DRAM中速度高的是①，集成度高的是②。答：①SRAM②DRAM15、某存儲(chǔ)器數(shù)據(jù)總線寬度為32位，存取周期為250ns，則其帶寬是①。答：①128Mbit/s16、在指令編碼中，操作碼用于表示①，n位操作碼最多可以表示②條指令。地址碼用于表示③。答：①指令應(yīng)執(zhí)行的操作和應(yīng)具有的功能②2n③與操作數(shù)據(jù)相關(guān)的地址信息17、在寄存器尋址方式中，指令的地址碼部分給出的是①，操作數(shù)存放在②。答：①某一寄存器的編號(hào)②寄存器中18、采用存儲(chǔ)器間接尋址方式的指令中，指令的地址碼中字段中給出的是①所在的存儲(chǔ)器單元地址，CPU需要訪問(wèn)內(nèi)存②次才能獲得操作數(shù)。答：①是操作數(shù)的有效地址EA②219、操作數(shù)直接出現(xiàn)在指令的地址碼字段中的的尋址方式稱為①尋址；操作數(shù)所在的內(nèi)存單元地址直接出現(xiàn)在指令的地址碼字段中的的尋址方式稱為②尋址。答：①立即尋址②直接尋址20、相對(duì)尋址方式中，操作數(shù)的地址是由①與②之和產(chǎn)生的。答：①PC當(dāng)前的內(nèi)容②形式地址部分給出的位移量21、控制器的主要功能包括①、②和③等三個(gè)功能。答：①控制指令的正確執(zhí)行②控制程序和教據(jù)的輸入及結(jié)果的輸出③異常情況和特殊請(qǐng)求的處理法22、一般而言，CPU中至少有①、②、③、④、⑤和⑥六個(gè)寄存器。答：①程序計(jì)數(shù)器PC、②地址寄存器MAR、③數(shù)據(jù)緩沖寄存器MDR（MBR）、④指令寄存器IR、⑤累加寄存器AC、⑥程序狀態(tài)寄存器PSR23、微指令的編碼方式有①、②和③等三種。答：①直接控制法②最短編碼法③字段直接編碼法24、CPU周期也稱為①周期，一個(gè)CPU周期包括若干個(gè)②。答：①機(jī)器周期②節(jié)拍25、在程序執(zhí)行過(guò)程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于①、分析指令和②的循環(huán)之中。答：①取指令②執(zhí)行指令26、微程序控制器的核心部件是①，它一般由②構(gòu)成。答：①控制存儲(chǔ)器②ROM27、在同一微周期中①的微命令被稱為互斥微命令，而在同一微周期中②的微命令被稱為相容微命令。顯然，③的微命令不能放在一起譯碼。答：①不允許同時(shí)出現(xiàn)的微命令②允許同時(shí)出現(xiàn)的微命令③相容的微命令28、由于微程序設(shè)計(jì)的靈活性，只要簡(jiǎn)單地改變①，就可改變微程序控制的機(jī)器指令系統(tǒng)。答：①微程序29、在鏈?zhǔn)讲樵兒酮?dú)立請(qǐng)求兩種總線控制判優(yōu)方式中，響應(yīng)時(shí)間最快的是①方式；對(duì)電路故障最敏感的是②方式。答：①獨(dú)立請(qǐng)求②鏈?zhǔn)讲樵?0、在單總線、雙總線、三總線3種系統(tǒng)中，從信息流傳送效率的角度看，①的工作效率最低；從吞吐量來(lái)看，②最強(qiáng)。答：①單總線②三總線31、在單總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，每個(gè)時(shí)刻只能有兩個(gè)設(shè)備進(jìn)行通信，在這兩個(gè)設(shè)備中，獲得總線控制權(quán)的設(shè)備叫①，由它指定并與之通信的設(shè)備叫②。答：①主設(shè)備②從設(shè)備32、為了減輕總線的負(fù)擔(dān)，總線上的部件大都具有①。答：①緩沖器33、在地址和數(shù)據(jù)線分時(shí)復(fù)用的總線中，為了使總線或設(shè)備能區(qū)分地址信號(hào)和數(shù)據(jù)信號(hào)，所以必須有①控制信號(hào)。答：①地址有效34、標(biāo)準(zhǔn)微機(jī)總線中，PC/AT總線是①位總線，EISA總線是②位總線，PCI總線是③位總線。答：①16②32③32位或64位35、USB端口通過(guò)使用①，可以使一臺(tái)微機(jī)連接的外部設(shè)備數(shù)多達(dá)②臺(tái)。答：①集線器②12736、計(jì)算機(jī)的外圍設(shè)備大致分為輸入設(shè)備、輸出設(shè)備、①、②、③和其他輔助設(shè)備。答：①外存儲(chǔ)器②終端③其它含義的I/O設(shè)備37、顯示器的刷新存儲(chǔ)器（或稱顯示緩沖存儲(chǔ)器）的容量是由①、②決定的。答：①分辨率②灰度級(jí)或色彩數(shù)38、顯示適配器作為CRT與CPU的接口，由①存儲(chǔ)器、②控制器和ROMBIOS三部分組成。先進(jìn)的③控制器具有④加速能力。答：①顯示緩沖②顯示③顯示④圖形39、CPU對(duì)輸入輸出設(shè)備的訪問(wèn)，采用按地址訪問(wèn)的形式。對(duì)I/O設(shè)備編址的方法，目前采用方式主要有：①和②，其中③需要有專門(mén)的I/O指令支持。答：①I(mǎi)/O獨(dú)立編址方式②存儲(chǔ)器統(tǒng)一編址方式③I/O獨(dú)立編址方式40、主機(jī)與外圍設(shè)備之間的數(shù)據(jù)交換方式有①、②、③和④等幾種。答：①直接程序控制方式②程序中斷方式③DMA④I/O通道方式41、接口接收到中斷響應(yīng)信號(hào)INTA后，要將①傳送給CPU。答：①中斷類型編碼（中斷識(shí)別編碼）42、DMA控制器和CPU分時(shí)使用總線的方式有①、②和③三種。答：①CPU暫停方式②周期挪用方式③交替訪問(wèn)內(nèi)存方式43、通道的工作過(guò)程可分為①、②和,③三部分。答：①CPU使用廣義指令進(jìn)入管理程序，組織一個(gè)通道程序，并啟動(dòng)通道。44、在I/O控制方式中，主要由程序?qū)崿F(xiàn)的控制方式是①方式。答：①程序控制方式45、中斷處理過(guò)程可以①進(jìn)行，②的設(shè)備可以中斷③的中斷服務(wù)程序。答：①嵌套②優(yōu)先級(jí)別高③優(yōu)先級(jí)別低46、I/O通道是一個(gè)特殊功能的①，它有自己的②，專門(mén)負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制，CPU只負(fù)責(zé)③功能。答：①I(mǎi)/O控制器②指令執(zhí)行部件③啟、停I/O通道，查詢通道及I/O設(shè)備狀態(tài)，控制I/O通道進(jìn)行某些操作47、程序中斷I/O方式與DMA方式除了應(yīng)用場(chǎng)合及響應(yīng)時(shí)間不同以外，兩者的主要區(qū)別在于①。答：①程序中斷I/O方式是以CPU為中心，采用軟硬結(jié)合，以軟件為主的方式，控制設(shè)備與主機(jī)之間的數(shù)據(jù)傳送，DMA方式是以主存為中心，采用硬件手段，控制設(shè)備與主存間直接進(jìn)行數(shù)據(jù)傳送。二、單選題1、在計(jì)算機(jī)系統(tǒng)中，硬件在功能實(shí)現(xiàn)上比軟件強(qiáng)的是__C__。A.靈活性強(qiáng)B.實(shí)現(xiàn)容易C.速度快D.成本低2、完整的計(jì)算機(jī)系統(tǒng)包括兩大部分，它們是__C____。A.運(yùn)算器與控制器B.主機(jī)與外設(shè)C.硬件與軟件D.硬件與操作系統(tǒng)3、現(xiàn)代計(jì)算機(jī)組織結(jié)構(gòu)是以__B___為中心，其基本結(jié)構(gòu)遵循馮·諾依曼思想。A.寄存器B.存儲(chǔ)器C.運(yùn)算器D.控制器4、馮?諾依曼存儲(chǔ)程序的思想是指__C___。A.只有數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器B.只有程序存儲(chǔ)在存儲(chǔ)器C.數(shù)據(jù)和程序都存儲(chǔ)在存儲(chǔ)器D.數(shù)據(jù)和程序都不存儲(chǔ)在存儲(chǔ)器5、某機(jī)字長(zhǎng)64位，其中1位符號(hào)位，63位尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為B。A.＋(1－2-64)B.＋(1－2-63)C.264D.2636、設(shè)[x]補(bǔ)=1.x1x2x3x4x5x6x7x8，當(dāng)滿足A時(shí)，x＞－1/2成立。A.x1＝1,x2～x8至少有一個(gè)為1B.x1＝0,x2～x8至少有一個(gè)為1C.x1＝1，x2～x8任意D.x1＝0,x2～x8任意7、在某8位定點(diǎn)機(jī)中，寄存器內(nèi)容為10000000，若它的數(shù)值等于－128，則它采用的數(shù)據(jù)表示為B。A.原碼B.補(bǔ)碼C.反碼D.移碼8、在下列機(jī)器數(shù)中，哪種表示方式下零的表示形式是唯一的B。A.原碼B.補(bǔ)碼C.反碼D.都不是9、下列論述中，正確的是D。A.已知[x]原求[x]補(bǔ)的方法是：在[x]原的末位加1B.已知[x]補(bǔ)求[－x]補(bǔ)的方法是：在[x]補(bǔ)的的末位加1C.已知[x]原求[x]補(bǔ)的方法是：將尾數(shù)連同符號(hào)位一起取反，再在末位加1D.已知[x]補(bǔ)求[－x]補(bǔ)的方法是：將尾數(shù)連同符號(hào)位一起取反，再在末位加110、IEEE754標(biāo)準(zhǔn)規(guī)定的32位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為8位，尾數(shù)為23位，則它所能表示的最大規(guī)格化正數(shù)為A。A.＋(2－223)×2127B.＋(1－223)×2127C.＋(2－223)×2255D.2127－22311、浮點(diǎn)數(shù)的表示范圍取決于A。A.階碼的位數(shù)B.尾數(shù)的位數(shù)C.階碼采用的編碼D.尾數(shù)采用的編碼12、在24×24點(diǎn)陣的漢字字庫(kù)中，一個(gè)漢字的點(diǎn)陣占用的字節(jié)數(shù)為D。A.2B.9C.24D.7213、假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的編碼是B。A.10011010B.11010000C.11010111D.1011100014、在循環(huán)冗余校驗(yàn)中，生成多項(xiàng)式G(x)應(yīng)滿足的條件不包括D。A.校驗(yàn)碼中的任一位發(fā)生錯(cuò)誤，在與G(x)作模2除時(shí)，都應(yīng)使余數(shù)不為0B.校驗(yàn)碼中的不同位發(fā)生錯(cuò)誤時(shí)，在與G(x)作模2除時(shí)，都應(yīng)使余數(shù)不同C.用G(x)對(duì)余數(shù)作模2除，應(yīng)能使余數(shù)循環(huán)D.不同的生成多項(xiàng)式所得的CRC碼的碼距相同，因而檢錯(cuò)、校錯(cuò)能力相同15、運(yùn)算器的核心部分是C。A.數(shù)據(jù)總線B.累加寄存器C.算術(shù)邏輯運(yùn)算單元D.多路開(kāi)關(guān)16、在浮點(diǎn)運(yùn)算中下面的論述正確的是C。A.對(duì)階時(shí)應(yīng)采用向左規(guī)格化B.對(duì)階時(shí)可以使小階向大階對(duì)齊，也可以使大階向小階對(duì)齊C.尾數(shù)相加后可能會(huì)出現(xiàn)溢出，但可采用向右規(guī)格化的方法得出正確結(jié)論D.尾數(shù)相加后不可能得出規(guī)格化的數(shù)17、當(dāng)采用雙符號(hào)位進(jìn)行數(shù)據(jù)運(yùn)算時(shí)，若運(yùn)算結(jié)果的雙符號(hào)位為01，則表明運(yùn)算B。A.無(wú)溢出B.正溢出C.負(fù)溢出D.不能判別是否溢出18、補(bǔ)碼加法運(yùn)算的規(guī)則是B。A.操作數(shù)用補(bǔ)碼表示，符號(hào)位單獨(dú)處理B.操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加C.操作數(shù)用補(bǔ)碼表示，將加數(shù)變補(bǔ)，然后相加D.操作數(shù)用補(bǔ)碼表示，將被加數(shù)變補(bǔ)，然后相加19、原碼乘除法運(yùn)算要求C。A.操作數(shù)必須都是正數(shù)B.操作數(shù)必須具有相同的符號(hào)位C.對(duì)操作數(shù)符號(hào)沒(méi)有限制D.以上都不對(duì)20、下面對(duì)浮點(diǎn)運(yùn)算器的描述中正確的是A。A.浮點(diǎn)運(yùn)算器由階碼部件和尾數(shù)部件實(shí)現(xiàn)。B.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算。C.階碼部件只能進(jìn)行階碼的移位操作。D.尾數(shù)部件只能進(jìn)行乘法和加法運(yùn)算。21、若浮點(diǎn)數(shù)的階碼和尾數(shù)都用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是C。A.階符與數(shù)符相同為規(guī)格化數(shù)。B.階符與數(shù)符相異為規(guī)格化數(shù)。C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)。D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)。22、已知[x]補(bǔ)＝1.01010，[y]補(bǔ)＝1.10001，下列答案正確的是D。23、下列敘述中概念正確的是D。A.定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參加運(yùn)算。B.浮點(diǎn)運(yùn)算中，尾數(shù)部分只進(jìn)行乘法和除法運(yùn)算。C.浮點(diǎn)數(shù)的正負(fù)由階碼的正負(fù)符號(hào)決定。D.在定點(diǎn)小數(shù)一位除法中，為了避免溢出，被除數(shù)的絕對(duì)值一定要小于除數(shù)的絕對(duì)值。24、計(jì)算機(jī)系統(tǒng)中，硬件能夠直接識(shí)別的指令是A。A.機(jī)器指令B.匯編語(yǔ)言指令C.高級(jí)語(yǔ)言指令D.特權(quán)指令25、指令系統(tǒng)中采用不同的尋址方式的主要目的是B。A.增加內(nèi)存的容量B.縮短指令長(zhǎng)度，擴(kuò)大尋址范圍C.提高訪問(wèn)內(nèi)存的速度D.簡(jiǎn)化指令譯碼電路26、在相對(duì)尋址方式中，若指令中地址碼為X，則操作數(shù)的地址為B。A.XB.(PC)＋XC.X＋段基址D.變址寄存器＋X27、在指令的地址字段中直接指出操作數(shù)本身的尋址方式，稱為B。A.隱含地址B.立即尋址C.寄存器尋址D.直接尋址28、支持實(shí)現(xiàn)程序浮動(dòng)的尋址方式稱為B。A.變址尋址B.相對(duì)尋址C.間接尋址D.寄存器間接尋址29、在一地址指令格式中，下面論述正確的是C。A.只能有一個(gè)操作數(shù)，它由地址碼提供B.一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的C.可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)D.如果有兩個(gè)操作數(shù)，另一個(gè)操作數(shù)一定在堆棧中。30、在堆棧中，保持不變的是C。A.棧頂B.堆棧指針C.棧底D.棧中的數(shù)據(jù)31、在變址寄存器尋址方式中，若變址寄存器的內(nèi)容是4E3CH，給出的偏移量是63H則它對(duì)應(yīng)的有效地址是D。A.63HB.4D9FHC.4E3CHD.4E9FH32、設(shè)寄存器R的內(nèi)容(R)＝1000H，內(nèi)存單元1000H的內(nèi)容為2021H，內(nèi)存單元2021H的內(nèi)容為3000H，PC的值為4000H。若采用相對(duì)尋址方式，－2021H(PC)訪問(wèn)的操作數(shù)是C。A.1000HB.2021HC.3000HD.4000H33、程序控制類指令的功能是D。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I／O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序34、算術(shù)右移指令執(zhí)行的操作是B。A.符號(hào)位填0，并順次右移1位，最低位移至進(jìn)位標(biāo)志位B.符號(hào)位不變，并順次右移l位，最低位移至進(jìn)位標(biāo)志位C.進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位D.符號(hào)位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)志位35、下列幾項(xiàng)中，不符合RISC指令系統(tǒng)的特點(diǎn)是B。A.指令長(zhǎng)度固定，指令種類少B.尋址方式種類盡量多，指令功能盡可能強(qiáng)C.增加寄存器的數(shù)目，以盡量減少訪存次數(shù)D.選取使用頻率最高的一些簡(jiǎn)單指令以及很有用但不復(fù)雜的指令36、需要定期刷新的存儲(chǔ)芯片是___B___。A.EPROMB.DRAMC.SRAMD.EEPROM37、__A____存儲(chǔ)芯片是易失性的。A.SRAMB.UV-EPROMC.NV-RAMD.EEPROM38、有RAS和CAS引腳的存儲(chǔ)芯片是___B___。A.EPROMB.DRAMC.SRAMD.三者都是39、下面敘述不正確的是___C___。A．半導(dǎo)體隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失。B.在訪問(wèn)隨機(jī)存儲(chǔ)器時(shí)，訪問(wèn)時(shí)間與單元的物理位置無(wú)關(guān)。C.內(nèi)存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的。D.隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址。40、動(dòng)態(tài)RAM與靜態(tài)RAM相比，其優(yōu)點(diǎn)是___C___。A.動(dòng)態(tài)RAM的存儲(chǔ)速度快。B.動(dòng)態(tài)RAM不易丟失數(shù)據(jù)。C.在工藝上，比靜態(tài)RAM的存儲(chǔ)密度高。D.控制比靜態(tài)RAM簡(jiǎn)單。41、某512×8位RAM芯片采用一位讀/寫(xiě)線控制讀寫(xiě)，該芯片的引腳至少有___C___。A.17條B.19條C.21條D.522條42、某存儲(chǔ)器按字節(jié)編址，要求數(shù)據(jù)傳輸率達(dá)到8×106字節(jié)／秒，則應(yīng)選用存儲(chǔ)周期為_(kāi)D___的存儲(chǔ)芯片。A.800nsB.250nsC.200nsD.120ns43、程序計(jì)數(shù)器的功能是___D___。A.存放微指令地址B.計(jì)算程序長(zhǎng)度C.存放指令D.存放下條機(jī)器指令的地址44、從主存取出一條指令并執(zhí)行該指令的所有時(shí)間稱為_(kāi)_D____。A.時(shí)鐘周期B.節(jié)拍C.機(jī)器周期D.指令周期45、的程序被執(zhí)行時(shí)，首先要將從內(nèi)存中讀出的指令存放到___D___。A.程序計(jì)數(shù)器B.地址寄存器C.指令譯碼器D.指令寄存器46、的部件中，不屬于控制器的是___B___。A.程序計(jì)數(shù)器B.數(shù)據(jù)緩沖器C.指令譯碼器D.指令寄存器47、定下一條微指令的地址而采用的斷定方式的基本思想是___C__。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器μPC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址。D.通過(guò)指令中指定一個(gè)專門(mén)字段來(lái)控制產(chǎn)生后繼微指令地址48、制信號(hào)序列的最小單位是__C___。A.微程序B.微指令C.微命令D.機(jī)器指令49、控制器中，機(jī)器指令與微指令的關(guān)系是__B___。A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B.每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行C.一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D.一條微指令由若干條機(jī)器指令組成50、算機(jī)一般通過(guò)總線來(lái)組織，下述總線結(jié)構(gòu)的計(jì)算機(jī)中，D操作速度最快，A的操作速度最慢。A．單總線結(jié)構(gòu)B．雙總線結(jié)構(gòu)C．三總線結(jié)構(gòu)D．多總線結(jié)構(gòu)51、線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，采用D方法，對(duì)提高系統(tǒng)的吞吐率最有效。A．多端口存儲(chǔ)器B．提高主存的工作速度C．交叉編址存儲(chǔ)器D．高速緩沖存儲(chǔ)器52、地址總線的作用是C。A．用于選擇存儲(chǔ)器單元B．用于選擇I/O設(shè)備C．用于指定存儲(chǔ)器單元和I/O設(shè)備接口寄存器的地址D．決定數(shù)據(jù)總線上數(shù)據(jù)的傳輸方向53、制常用于A中，作為其主要的控制方式。A．單總線結(jié)構(gòu)計(jì)算機(jī)中，CPU訪問(wèn)主存與外圍設(shè)備B．微型機(jī)中的CPU控制C．采用組合邏輯控制方式實(shí)現(xiàn)的CPUD．微程序控制器54、接產(chǎn)生總線請(qǐng)求的總線部件是B。A．任何外設(shè)B．具有DMA接口的外設(shè)C．高速外設(shè)D．需要與主機(jī)批量交換數(shù)據(jù)的外設(shè)55、信之所以比異步通信具有較高的傳輸速率是因?yàn)锽。A．同步通信不需要應(yīng)答信號(hào)B．同步通信用一個(gè)公共的時(shí)鐘進(jìn)行操作同步C．同步通信方式的總線長(zhǎng)度較短D．同步通信中，各部件存取時(shí)間比較接近56、成數(shù)據(jù)總線、地址總線、控制總線3類是根據(jù)B來(lái)分的。A．總線所處的位置B．總線所傳送信息的內(nèi)容C．總線的傳送方式D．總線所傳送信息的方向57、調(diào)計(jì)算機(jī)系統(tǒng)中各個(gè)部件的工作，需要有一種器件來(lái)提供統(tǒng)一的時(shí)鐘標(biāo)準(zhǔn)，這個(gè)器件是C。A．總線緩沖器B．總線控制器C．時(shí)鐘發(fā)生器D．操作命令產(chǎn)生器58、的外圍設(shè)備是指___D___。A.輸入/輸出設(shè)備B.外存儲(chǔ)器C.遠(yuǎn)程通信設(shè)備D.除了CPU和內(nèi)存以外的其它設(shè)備59、顯示器顯示圖形圖像的原理是圖形圖像__A____。A.由點(diǎn)陣組成B.由線條組成C.由色塊組成D.由方格組成60、以顯示256種顏色的彩色顯示器，其每個(gè)像素對(duì)應(yīng)的顯示存儲(chǔ)單元的長(zhǎng)度（位數(shù)）為_(kāi)_B____。A.16位B.8位C.256位D.9位61、器的灰度級(jí)為16，則每個(gè)像素的顯示數(shù)據(jù)位數(shù)至少是___A___。A.4位B.8位C.16位D.24位62、的主要參數(shù)之一是分辨率，以下描述中含義正確的是__B____。A.顯示器的水平和垂直掃描頻率B.顯示器屏幕上光柵的列數(shù)和行數(shù)C.可顯示的不同顏色的總數(shù)D.同一幅畫(huà)面允許顯示的不同顏色的最大數(shù)目63、的分辨率為1024×768像素，像素的顏色數(shù)為256，為保證一次刷新所需數(shù)據(jù)都存儲(chǔ)在顯示緩沖存儲(chǔ)器中，顯示緩沖存儲(chǔ)器的容量至少為_(kāi)_B____。A.512KBB.1MBC.256KBD.2MB64、接口中的數(shù)據(jù)緩沖器的作用是A。A.用來(lái)暫存外圍設(shè)備和CPU之間傳送的數(shù)據(jù)B.用來(lái)暫存外圍設(shè)備的狀態(tài)C.用來(lái)暫存外圍設(shè)備的地址D.以上都不是65、響應(yīng)過(guò)程中，保護(hù)程序計(jì)數(shù)器的作用是B。A.使CPU能找到中斷處理程序的入口地址B.使中斷返回后，能回到斷點(diǎn)處繼續(xù)原程序的執(zhí)行C.使CPU和外圍設(shè)備能并行工作D.為了實(shí)現(xiàn)中斷嵌套66、方式用來(lái)實(shí)現(xiàn)D。A.CPU和內(nèi)存之間的數(shù)據(jù)傳送B.外圍設(shè)備和外圍設(shè)備之間的數(shù)據(jù)傳送C.CPU和外圍設(shè)備之間的數(shù)據(jù)傳送D.內(nèi)存和外圍設(shè)備之間的數(shù)據(jù)傳送67、下面哪種情況會(huì)提出中斷請(qǐng)求?B。A.產(chǎn)生存儲(chǔ)周期竊取B.一次I/O操作結(jié)束C.兩個(gè)數(shù)相加D.上述三種情況都發(fā)生68、向量地址是C。A.子程序的入口地址B.中斷服務(wù)程序的入口地址C.中斷服務(wù)程序入口地址的地址D.中斷向量表的起始地址69、向量中斷與非向量中斷的區(qū)別在于D。A.非向量中斷是單一中斷源的中斷，而向量中斷是多中斷源的中斷B.非向量中斷只有單一中斷處理程序入口，而向量中斷有多個(gè)中斷處理程序入口C.非向量中斷是單級(jí)中斷，而向量中斷可以實(shí)現(xiàn)多級(jí)中斷D.非向量不能作為中斷隱指令，而向量可以形成隱指令70、采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用D的時(shí)間。A.一個(gè)指令周期B.一個(gè)CPU周期C.一個(gè)存儲(chǔ)周期D.一個(gè)總線周期71、周期挪用方式常用于A中。A.直接存儲(chǔ)器存取方式的輸入輸出B.直接程序控制傳送方式的輸入輸出C.CPU的某寄存器與存儲(chǔ)器之間的直接程序控制傳送D.程序中斷方式的輸入輸出72、在下面有關(guān)DMA概念的敘述中，正確的是A。A.當(dāng)CPU在執(zhí)行指令時(shí)，CPU與DMA控制器同時(shí)提出了對(duì)主存訪問(wèn)的要求，這是應(yīng)首先滿足CPU的要求，以免指令執(zhí)行發(fā)生錯(cuò)誤，而DMA傳送數(shù)據(jù)是可等待的。B.DMA周期挪用方式是在CPU訪問(wèn)存儲(chǔ)器總線周期結(jié)束時(shí)，插入一個(gè)DMA訪問(wèn)周期。在此期間，CPU等待或執(zhí)行不需要訪問(wèn)內(nèi)存的操作。C.因?yàn)镈MA傳送是在DMA控制器控制下內(nèi)存與外設(shè)直接數(shù)據(jù)傳送，因此在這種方式中，始終不需要CPU干預(yù)。D.CPU在接到DMA請(qǐng)求后，必須盡快地在一條指令執(zhí)行后予以響應(yīng)。三、判斷題1、微處理器可以用來(lái)做微型計(jì)算機(jī)的CPU?！?、ENIAC計(jì)算機(jī)的主要工作原理是存儲(chǔ)程序和多道程序控制?！?、決定計(jì)算機(jī)運(yùn)算精度的主要技術(shù)指標(biāo)是計(jì)算機(jī)的字長(zhǎng)?！?、計(jì)算機(jī)總線用于傳輸控制信息、數(shù)據(jù)信息和地址信息的設(shè)施?！?、計(jì)算機(jī)系統(tǒng)軟件是計(jì)算機(jī)系統(tǒng)的核心軟件?！?、計(jì)算機(jī)運(yùn)算速度是指每秒鐘能執(zhí)行操作系統(tǒng)的命令個(gè)數(shù)?！?、計(jì)算機(jī)主機(jī)由CPU、存儲(chǔ)器和硬盤(pán)組成。×8、計(jì)算機(jī)硬件和軟件是相輔相成、缺一不可的?！?、設(shè)[x]補(bǔ)＝0.x1x2x3x4x5x6x7，若要求x＞1/2成立，則需要滿足的條件是x1必須為1，x2～x7至少有一個(gè)為1?！?0、一個(gè)正數(shù)的補(bǔ)碼和它的原碼相同，而與它的反碼不同?！?1、浮點(diǎn)數(shù)的取值范圍取決于階碼的位數(shù)，浮點(diǎn)數(shù)的精度取決于尾數(shù)的位數(shù)。√12、在規(guī)格化浮點(diǎn)表示中，保持其他方面不變，只是將階碼部分由移碼表示改為補(bǔ)碼表示，則會(huì)使該浮點(diǎn)表示的數(shù)據(jù)表示范圍增大。×13、在生成CRC校驗(yàn)碼時(shí)，采用不同的生成多項(xiàng)式，所得到CRC校驗(yàn)碼的校錯(cuò)能力是相同的?！?4、運(yùn)算器的主要功能是進(jìn)行加法運(yùn)算?！?5、加法器是構(gòu)成運(yùn)算器的主要部件，為了提高運(yùn)算速度，運(yùn)算器中通常都采用并行加法器?！?6、在定點(diǎn)整數(shù)除法中，為了避免運(yùn)算結(jié)果的溢出，要求|被除數(shù)|＜|除數(shù)|?！?7、浮點(diǎn)運(yùn)算器中的階碼部件可實(shí)現(xiàn)加、減、乘、除運(yùn)算?！?8、根據(jù)數(shù)據(jù)的傳遞過(guò)程和運(yùn)算控制過(guò)程來(lái)看，陣列乘法器實(shí)現(xiàn)的是全并行運(yùn)算?！?9、邏輯右移執(zhí)行的操作是進(jìn)位標(biāo)志位移入符號(hào)位，其余數(shù)據(jù)位依次右移1位，最低位移入進(jìn)位標(biāo)志位?！?0、數(shù)據(jù)引腳和地址引腳越多芯片的容量越大?！?1、存儲(chǔ)芯片的價(jià)格取決于芯片的容量和速度。√22、SRAM每個(gè)單元的規(guī)模大于DRAM的?！?3、要訪問(wèn)DRAM，應(yīng)首先給出RAS地址，之后再給出CAS地址?！?4、當(dāng)CPU要訪問(wèn)數(shù)據(jù)時(shí)，它先訪問(wèn)虛存，之后再訪問(wèn)主存?！?5、EDO和FPM都是頁(yè)模式的DRAM。√26、主存與磁盤(pán)均用于存放程序和數(shù)據(jù)，一般情況下，CPU從主存取得指令和數(shù)據(jù)，如果在主存中訪問(wèn)不到，CPU才到磁盤(pán)中取得指令和數(shù)據(jù)?！?7、半導(dǎo)體存儲(chǔ)器是一種易失性存儲(chǔ)器，電源掉電后所存信息均將丟失?！?8、Cache存儲(chǔ)器保存RAM存儲(chǔ)器的信息副本，所以占部分RAM地址空間?！?9、利用堆棧進(jìn)行算術(shù)/邏輯運(yùn)算的指令可以不設(shè)置地址碼?！?0、指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址的尋址方式稱為寄存器尋址?！猎颍杭拇嫫鏖g接尋址31、一條單地址格式的雙操作數(shù)加法指令，其中一個(gè)操作數(shù)來(lái)自指令中地址字段指定的的存儲(chǔ)單元，另一個(gè)操作數(shù)則采用間接尋址方式獲得。×原因：另一個(gè)操作數(shù)來(lái)自累加器32、在計(jì)算機(jī)的指令系統(tǒng)中，真正必需的指令種類并不多，很多指令都是為了提高機(jī)器速度和便于編程而引入的。√33、RISC系統(tǒng)的特征是使用了豐富的尋址方式?！猎颍篟ISC系統(tǒng)的特征之一：指令數(shù)目較少，指令長(zhǎng)度固定，指令格式少，尋址方式種類少34、在主機(jī)中，只有存儲(chǔ)器能存放數(shù)據(jù)?！?5、一個(gè)指令周期由若干個(gè)機(jī)器周期組成?！?6、決定計(jì)算機(jī)運(yùn)算精度的主要技術(shù)指標(biāo)是計(jì)算機(jī)的字長(zhǎng)?！?7、微程序設(shè)計(jì)的字段直接編譯原則是：同時(shí)出現(xiàn)在一條微指令中的微命令放在不同的字段里，而分時(shí)出現(xiàn)的微命令放在同一個(gè)字段里。√38、由于微程序控制器采用了存儲(chǔ)邏輯，結(jié)構(gòu)簡(jiǎn)單規(guī)整，電路延遲小，而組合邏輯控制器結(jié)構(gòu)復(fù)雜，電路延遲大，所以微程序控制器比組合邏輯控制器的速度快?！?9、在CPU中，譯碼器主要用在運(yùn)算器中選多路輸入數(shù)據(jù)中的一路數(shù)據(jù)送到ALU。×40、控制存儲(chǔ)器是用來(lái)存放微程序的存儲(chǔ)器，它的速度應(yīng)該比主存儲(chǔ)器的速度快?！?1、由于轉(zhuǎn)移指令的出現(xiàn)而導(dǎo)致控制相關(guān)，因此CPU不能采用流水線技術(shù)?！?2、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)模塊化，同時(shí)減少了信息傳輸線的數(shù)目?！?3、在計(jì)算機(jī)的總線中，地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)在總線上?！?4、計(jì)算機(jī)系統(tǒng)中的所有與存儲(chǔ)器和I/O設(shè)備有關(guān)的控制信號(hào)、時(shí)序信號(hào)，以及來(lái)自存儲(chǔ)器和I/O設(shè)備的響應(yīng)信號(hào)都由控制總線來(lái)提供信息傳送通路?！?5、使用三態(tài)門(mén)電路可以構(gòu)成數(shù)據(jù)總線，它的輸出電平有邏輯“1”、邏輯“0”和高阻（浮空）三種狀態(tài)?！?6、USB提供的4條連線中有2條信號(hào)線，每一條信號(hào)線可以連通一臺(tái)外設(shè)，因此在某一時(shí)刻，可以同時(shí)有2臺(tái)外設(shè)獲得USB總線的控制權(quán)?！?7、組成總線時(shí)不僅要提供傳輸信息的物理傳輸線，還應(yīng)有實(shí)現(xiàn)信息傳輸控制的器件，它們是總線緩沖器和總線控制器?！?8、總線技術(shù)的發(fā)展是和CPU技術(shù)的發(fā)展緊密相連的，CPU的速度提高后，總線的數(shù)據(jù)傳輸率如果不隨之提高，勢(shì)必妨礙整機(jī)性能的提高?！?9、DMA控制器和CPU可以同時(shí)使用總線工作?！?0、在計(jì)算機(jī)系統(tǒng)中，所有的數(shù)據(jù)傳送都必須由CPU控制實(shí)現(xiàn)?！?1、一個(gè)更高優(yōu)先級(jí)的中斷請(qǐng)求可以中斷另一個(gè)中斷處理程序的執(zhí)行?！?2、一個(gè)通道可以連接多個(gè)外圍設(shè)備控制器，一個(gè)外圍設(shè)備控制器可以管理一臺(tái)或多臺(tái)外圍設(shè)備?！?3、DMA方式既能用于控制主機(jī)與高速外圍設(shè)備之間的信息傳送，也能代替中斷傳送方式。×54、通道程序是由通道控制字組成的，通道控制字也稱通道指令。√55、單級(jí)中斷與多級(jí)中斷的區(qū)別是單級(jí)中斷只能實(shí)現(xiàn)單中斷，而多級(jí)中斷可以實(shí)現(xiàn)多重中斷或中斷嵌套?！?6、在直接程序控制方式下，CPU啟動(dòng)I/O設(shè)備的指令開(kāi)始執(zhí)行后，直到數(shù)據(jù)傳送完為止，CPU不能執(zhí)行別的程序?！?7、DMA工作方式提高了CPU的效率，同時(shí)也提高了數(shù)據(jù)傳送的速度。這是由于DMA方式在傳送數(shù)據(jù)時(shí)不需要CPU干預(yù)，而且在一批數(shù)據(jù)傳送完畢時(shí)，也完全不需要CPU干預(yù)?！?8、與中斷處理程序相比，CPU目前運(yùn)行的用戶應(yīng)用程序的級(jí)別最高?！?9、采用DMA方式進(jìn)行數(shù)據(jù)傳送的設(shè)備，比不采用DMA方式進(jìn)行數(shù)據(jù)傳送的設(shè)備優(yōu)先級(jí)要高?！?0、CPU在執(zhí)行當(dāng)前指令最后所做的檢查是否有各類中斷請(qǐng)求的次序，即為CPU處理各類中斷的次序?！?1、微程序控制器的設(shè)計(jì)思想和組合邏輯設(shè)計(jì)思想截然不同。它具有設(shè)計(jì)規(guī)整，調(diào)試、維修以及更改、擴(kuò)充指令方便的優(yōu)點(diǎn)，易于實(shí)現(xiàn)自動(dòng)化設(shè)計(jì)。但是，由于它增加了一級(jí)控制存儲(chǔ)器，所以指令的執(zhí)行速度比組合邏輯控制器慢?！?2、組合邏輯控制器采用組合邏輯技術(shù)實(shí)現(xiàn)，其微操作信號(hào)發(fā)生器是由門(mén)電路組成的復(fù)雜樹(shù)形網(wǎng)絡(luò)構(gòu)成的。微程序控制器采用存儲(chǔ)邏輯實(shí)現(xiàn)，將微操作控制信號(hào)以編碼字(即微指令)的形式存放在控制存儲(chǔ)器中?！趟摹⒑?jiǎn)述題1、計(jì)算機(jī)硬件系統(tǒng)由哪些基本部件組成？它們的主要功能是什么？答：計(jì)算機(jī)的硬件系統(tǒng)通常由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器等五大部件組成。輸入設(shè)備的主要功能是將程序和數(shù)據(jù)以機(jī)器所能識(shí)別和接受的信息形式輸入到計(jì)算機(jī)內(nèi)。輸出設(shè)備的主要功能是將計(jì)算機(jī)處理的結(jié)果以人們所能接受的信息形式或其它系統(tǒng)所要求的信息形式輸出。存儲(chǔ)器的主要功能是存儲(chǔ)信息，用于存放程序和數(shù)據(jù)。運(yùn)算器的主要功能是對(duì)數(shù)據(jù)進(jìn)行加工處理，完成算術(shù)運(yùn)算和邏輯運(yùn)算?？刂破鞯闹饕δ苁前词孪劝才藕玫慕忸}步驟，控制計(jì)算機(jī)各個(gè)部件有條不紊地自動(dòng)工作。2、馮·諾依曼計(jì)算機(jī)的基本思想是什么？什么叫存儲(chǔ)程序方式？答：馮·諾依曼計(jì)算機(jī)的基本思想包含三個(gè)方面：1)計(jì)算機(jī)由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器五大部件組成。2)采用二進(jìn)制形式表示數(shù)據(jù)和指令。3)采用存儲(chǔ)程序方式。存儲(chǔ)程序是指在用計(jì)算機(jī)解題之前，事先編制好程序，并連同所需的數(shù)據(jù)預(yù)先存入主存儲(chǔ)器中。在解題過(guò)程（運(yùn)行程序）中，由控制器按照事先編好并存入存儲(chǔ)器中的程序自動(dòng)地、連續(xù)地從存儲(chǔ)器中依次取出指令并執(zhí)行，直到獲得所要求的結(jié)果為止。3、早期計(jì)算機(jī)組織結(jié)構(gòu)有什么特點(diǎn)？現(xiàn)代計(jì)算機(jī)結(jié)構(gòu)為什么以存儲(chǔ)器為中心？答：早期計(jì)算機(jī)組織結(jié)構(gòu)的特點(diǎn)是：以運(yùn)算器為中心的，其它部件都通過(guò)運(yùn)算器完成信息的傳遞。隨著微電子技術(shù)的進(jìn)步，人們將運(yùn)算器和控制器兩個(gè)主要功能部件合二為一，集成到一個(gè)芯片里構(gòu)成了微處理器。同時(shí)隨著半導(dǎo)體存儲(chǔ)器代替磁芯存儲(chǔ)器，存儲(chǔ)容量成倍地?cái)U(kuò)大，加上需要計(jì)算機(jī)處理、加工的信息量與日俱增，以運(yùn)算器為中心的結(jié)構(gòu)已不能滿足計(jì)算機(jī)發(fā)展的需求，甚至?xí)绊懹?jì)算機(jī)的性能。為了適應(yīng)發(fā)展的需要，現(xiàn)代計(jì)算機(jī)組織結(jié)構(gòu)逐步轉(zhuǎn)變?yōu)橐源鎯?chǔ)器為中心。4、什么叫總線？總線的主要特點(diǎn)是什么？采用總線有哪些好處？答：總線是一組可為多個(gè)功能部件共享的公共信息傳送線路。總線的主要特點(diǎn)是共享總線的各個(gè)部件可同時(shí)接收總線上的信息，但必須分時(shí)使用總線發(fā)送信息，以保證總線上信息每時(shí)每刻都是唯一的、不至于沖突。使用總線實(shí)現(xiàn)部件互連的好處：①可以減少各個(gè)部件之間的連線數(shù)量，降低成本；②便于系統(tǒng)構(gòu)建、擴(kuò)充系統(tǒng)性能、便于產(chǎn)品更新?lián)Q代。5、按其任務(wù)分，總線有哪幾種類型？它們的主要作用是什么？答：按總線完成的任務(wù)，可把總線分為：CPU內(nèi)部總線、部件內(nèi)總線、系統(tǒng)總線、外總線。6、計(jì)算機(jī)的主要特點(diǎn)是什么？答：計(jì)算機(jī)的主要特點(diǎn)有：①能自動(dòng)連續(xù)地工作；②運(yùn)算速度快；③運(yùn)算精度高；④具有很強(qiáng)的存儲(chǔ)能力和邏輯判斷能力；⑤通用性強(qiáng)。7、衡量計(jì)算機(jī)性能有哪些基本的技術(shù)指標(biāo)？以你所熟悉的計(jì)算機(jī)系統(tǒng)為例，說(shuō)明它的型號(hào)、主頻、字長(zhǎng)、主存容量、所接的I/O設(shè)備的名稱及主要規(guī)格。答：衡量計(jì)算機(jī)性能的基本的技術(shù)指標(biāo)有：①基本字長(zhǎng)；②主存容量；③運(yùn)算速度；④所配置的外部設(shè)備及其性能指標(biāo)；⑤系統(tǒng)軟件的配置。8、什么叫指令？什么叫指令系統(tǒng)？指令通常有哪幾種地址格式？答：指令也稱機(jī)器指令，是控制計(jì)算機(jī)執(zhí)行某種操作（如加、減、傳送、轉(zhuǎn)移等）的命令。指令能夠直接表示對(duì)計(jì)算機(jī)硬件實(shí)體的控制信息，是計(jì)算機(jī)硬件唯一能夠直接理解并執(zhí)行的命令，。一臺(tái)計(jì)算機(jī)所能執(zhí)行的全部指令的集合，稱為該計(jì)算機(jī)的指令系統(tǒng)或指令集。指令通常有四地址指令、三地址指令、二地址指令、一地址指令、零地址指令等格式。9、什么叫尋址方式？有哪些基本的尋址方式？簡(jiǎn)述其尋址過(guò)程。答：尋址方式就是指形成本條指令的操作數(shù)地址和下一條要執(zhí)行的指令地址的方法。根據(jù)所需的地址信息的不同，尋址可分為操作數(shù)地址的尋址和指令地址的尋址兩部分?；镜膶ぶ贩绞剑?)立即尋址：指令的地址碼部分給出的不是操作數(shù)的地址而是操作數(shù)本身，即指令所需的操作數(shù)由指令的形式地址直接給出。2)直接尋址：指令的地址碼部分給出的形式地址A就是操作數(shù)的有效地址EA，即操作數(shù)的有效地址在指令字中直接給出。3)間接尋址：指令的地址碼部分給出的是操作數(shù)的有效地址EA所在的存儲(chǔ)單元的地址或是指示操作數(shù)地址的地址指示字。即有效地址EA是由形式地址A間接提供的，因而稱為間接尋址。4)寄存器尋址：指在指令地址碼中給出的是某一通用寄存器的編號(hào)（也稱寄存器地址），該寄存器的內(nèi)容即為指令所需的操作數(shù)。采用寄存器尋址方式時(shí)，有效地址EA是寄存器的編號(hào)。5)寄存器間接尋址：指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址。6)變址尋址：指操作數(shù)的有效地址是由指令中指定的變址寄存器的內(nèi)容與指令字中的形式地址相加形成的。7)基址尋址：指操作數(shù)的有效地址等于指令中的形式地址與基址寄存器中的內(nèi)容之和，基址寄存器中的內(nèi)容稱為基地址。8)相對(duì)尋址：是將程序計(jì)數(shù)器PC的當(dāng)前內(nèi)容與指令中給出的形式地址相加形成操作數(shù)的有效地址。9)基址加變址尋址：將基址尋址與變址尋址結(jié)合起來(lái)就形成了基址加變址尋址方式。這種尋址方式是將兩個(gè)寄存器的內(nèi)容和指令形式地址中給出的偏移量相加后得到的結(jié)果作為操作數(shù)的有效地址。其中一個(gè)寄存器作為基址寄存器，另一個(gè)作為變址寄存器。10)堆棧尋址：由堆棧支持的尋址方式，堆棧尋址是按照堆棧指示器SP的內(nèi)容確定操作數(shù)的訪存地址。10、基址尋址方式和變址尋址方式各有什么不同？答：基址尋址是面向系統(tǒng)的，主要用于將用戶程序的邏輯地址（用戶編寫(xiě)程序時(shí)所使用的地址）轉(zhuǎn)換成主存的物理地址（程序在主存中的實(shí)際地址），以便實(shí)現(xiàn)程序的再定位。例如在多道程序運(yùn)行時(shí)，需要由系統(tǒng)的管理程序?qū)⒍嗟莱绦蜓b入主存。由于用戶在編寫(xiě)程序時(shí)，不知道自己的程序應(yīng)該放在主存的哪一個(gè)實(shí)際物理地址中，只能按相對(duì)位置使用邏輯地址編寫(xiě)程序。當(dāng)用戶程序裝入主存時(shí)，為了實(shí)現(xiàn)用戶程序的再定位，系統(tǒng)程序給每個(gè)用戶程序分配一個(gè)基準(zhǔn)地址。程序運(yùn)行時(shí)，該基準(zhǔn)地址裝入基址寄存器，通過(guò)基址尋址，可以實(shí)現(xiàn)邏輯地址到物理地址的轉(zhuǎn)換。由于系統(tǒng)程序需通過(guò)設(shè)置基址寄存器為程序或數(shù)據(jù)分配存儲(chǔ)空間，所以基址寄存器的內(nèi)容通常由操作系統(tǒng)或管理程序通過(guò)特權(quán)指令設(shè)置，對(duì)用戶是透明的。用戶可以通過(guò)改變指令字中的形式地址A來(lái)實(shí)現(xiàn)指令或操作數(shù)的尋址。另外基址寄存器的內(nèi)容一般不進(jìn)行自動(dòng)增量和減量。變址尋址是面向用戶的，主要用于訪問(wèn)數(shù)組、向量、字符串等成批數(shù)據(jù)，用以解決程序的循環(huán)控制問(wèn)題。因此變址寄存器的內(nèi)容是由用戶設(shè)定的。在程序執(zhí)行過(guò)程中，用戶通過(guò)改變變址寄存器的內(nèi)容實(shí)現(xiàn)指令或操作數(shù)的尋址，而指令字中的形式地址A是不變的。變址寄存器的內(nèi)容可以進(jìn)行自動(dòng)增量和減量。11、簡(jiǎn)述相對(duì)尋址和立即尋址的特點(diǎn)。答：相對(duì)尋址方式是將程序計(jì)數(shù)器PC的當(dāng)前內(nèi)容與指令中給出的形式地址相加形成操作數(shù)的有效地址。立即尋址方式是指指令的地址碼部分給出的不是操作數(shù)的地址而是操作數(shù)本身。即指令所需的操作數(shù)由指令的形式地址直接給出。12、什么叫堆棧？堆棧操作的特點(diǎn)是什么？堆棧操作是如何尋址的？答：計(jì)算機(jī)中的堆棧是指按先進(jìn)后出（FILO）或者說(shuō)后進(jìn)先出（LIFO）原則進(jìn)行存取的一個(gè)特定的存儲(chǔ)區(qū)域。堆棧操作的特點(diǎn)是：遵循先進(jìn)后出原則進(jìn)行信息的存取。數(shù)據(jù)按順序存入堆棧稱為數(shù)據(jù)進(jìn)?；驂喝?；從堆棧中按與進(jìn)棧相反的順序取出數(shù)據(jù)稱為出?；驈棾觥６褩５膲喝牒蛷棾霾僮骺偸歉鶕?jù)SP的內(nèi)容按地址自動(dòng)增量和自動(dòng)減量方式在棧頂進(jìn)行。堆棧操作的尋址方式：通常用一個(gè)寄存器或存儲(chǔ)器單元指出棧頂?shù)牡刂罚@個(gè)寄存器或存儲(chǔ)器單元稱為堆棧指針SP，SP的內(nèi)容永遠(yuǎn)指向堆棧的棧頂。堆棧的壓入和彈出操作總是根據(jù)SP的內(nèi)容按地址自動(dòng)增量和自動(dòng)減量方式在棧頂進(jìn)行。13、一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪些類型的指令？答：一個(gè)完善的指令系統(tǒng)應(yīng)包括的基本指令有：數(shù)據(jù)傳送指令、算術(shù)邏輯運(yùn)算指令、移位操作指令、堆棧操作指令、字符串處理指令、程序控制指令、輸入/輸出指令等。一些復(fù)雜指令的功能往往是一些基本指令功能的組合。14、轉(zhuǎn)子指令與轉(zhuǎn)移指令有哪些異同？答：轉(zhuǎn)子指令與轉(zhuǎn)移指令的執(zhí)行結(jié)果都是實(shí)現(xiàn)程序的轉(zhuǎn)移，但兩者的區(qū)別在于：轉(zhuǎn)移指令的功能是轉(zhuǎn)移到指令給出的轉(zhuǎn)移地址處去執(zhí)行指令，一般用于同一程序內(nèi)的轉(zhuǎn)移，轉(zhuǎn)移后不需要返回原處，因此不需要保存返回地址。轉(zhuǎn)子指令的功能是轉(zhuǎn)去執(zhí)行一段子程序，實(shí)現(xiàn)的是不同程序之間的轉(zhuǎn)移。因?yàn)樽映绦驁?zhí)行完后必須返回主程序，所以轉(zhuǎn)子指令必須以某種方式保存返回地址，以便返回時(shí)能正確返回到主程序原來(lái)的位置。15、控制器的基本功能是什么?它由哪些基本部件組成?各部件作用是什么?答：控制器的主要任務(wù)是：根據(jù)不同的指令、不同的狀態(tài)條件，在不同的時(shí)間，產(chǎn)生不同的控制信號(hào)，控制計(jì)算機(jī)的各部件自動(dòng)、協(xié)調(diào)地進(jìn)行工作。其基本功能包括：1.控制指令的正確執(zhí)行2.控制程序和教據(jù)的輸入及結(jié)果的輸出3.異常情況和特殊請(qǐng)求的處理控制器的基本部件包括：1.指令部件：用于完成取指令和分析指令2.時(shí)序控制部件：用于產(chǎn)生一系列時(shí)序信號(hào)，為各個(gè)微操作定時(shí)，以保證各個(gè)微操作的執(zhí)行順序。3.微操作控制信號(hào)形成部件：根據(jù)指令部件提供的操作控制電位、時(shí)序部件所提供的各種時(shí)序信號(hào)，以及有關(guān)的狀態(tài)條件，產(chǎn)生機(jī)器所需要的各種微操作控制信號(hào)。4.中斷控制邏輯：用于實(shí)現(xiàn)對(duì)異常情況和特殊請(qǐng)求的處理。5.程序狀態(tài)寄存器PSR：用于存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運(yùn)算的結(jié)果為零、結(jié)果為負(fù)、結(jié)果溢出等），表明系統(tǒng)的基本工作狀態(tài)。6.控制臺(tái)：用于實(shí)現(xiàn)人與機(jī)器之間的通信聯(lián)系，如啟動(dòng)或停止機(jī)器的運(yùn)行、監(jiān)視程序運(yùn)行過(guò)程、對(duì)程序進(jìn)行必要的修改或干預(yù)等。16、CPU中有哪幾個(gè)最主要的寄存器?它們的主要作用是什么?答：(1)指令寄存器IR：指令寄存器用于存放當(dāng)前正在執(zhí)行的指令。當(dāng)指令從主存取出后，經(jīng)MDR傳送到指令寄存器中，以便實(shí)現(xiàn)對(duì)一條指令執(zhí)行的全部過(guò)程的控制。(2)程序計(jì)數(shù)器PC：程序計(jì)數(shù)器又稱指令計(jì)數(shù)器、指令地址寄存器，用于保證程序按規(guī)定的序列正確運(yùn)行，并提供將要執(zhí)行指令的指令地址。(3)累加寄存器AC：用于暫存操作數(shù)據(jù)和操作結(jié)果。(4)程序狀態(tài)寄存器PSR：用于以存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運(yùn)算的結(jié)果為零、結(jié)果為負(fù)、結(jié)果溢出等），把它所存放的內(nèi)容稱為程序狀態(tài)字（PSW）。PSW表明了系統(tǒng)的基本狀態(tài)，是控制程序執(zhí)行的重要依據(jù)。(5)地址寄存器MAR：用于存放所要訪問(wèn)的主存單元的地址。它可以接受來(lái)自PC的指令地址，或接受來(lái)自地址形成部件的操作數(shù)地址。(6)數(shù)據(jù)緩沖寄存器MDR（或MBR）：用于存放向主存寫(xiě)入的信息或從主存中讀出的信息。17、什么是同步控制?什么是異步控制?什么是聯(lián)合控制?在同步控制方式中，什么是三級(jí)時(shí)序系統(tǒng)?答：同步控制方式是指任何指令的運(yùn)行或指令中各個(gè)微操作的執(zhí)行，均由確定的具有統(tǒng)一基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制。每個(gè)時(shí)序信號(hào)的結(jié)束就意味著安排完成的工作已經(jīng)完成，隨即開(kāi)始執(zhí)行后續(xù)的微操作或自動(dòng)轉(zhuǎn)向下條指令的運(yùn)行。異步控制方式不再有統(tǒng)一的周期、節(jié)拍，各個(gè)操作之間采用應(yīng)答方式銜接，前一操作完成后給出回答信號(hào)，啟動(dòng)下一個(gè)操作。聯(lián)合控制方式是同步控制與異步控制相結(jié)合的方式。通常的設(shè)計(jì)思想是：在功能部件內(nèi)部采用同步方式或以同步方式為主的控制方式，在功能部件之間采用異步方式。18、試述指令周期、CPU周期、節(jié)拍周期三者的關(guān)系。答：指令周期是指從取指令、分析指令到執(zhí)行完該指令所需的全部時(shí)間。機(jī)器周期又稱CPU周期，是指令執(zhí)行過(guò)程中的相對(duì)獨(dú)立的階段。把一個(gè)機(jī)器周期等分成若干個(gè)時(shí)間區(qū)間，每一時(shí)間區(qū)間稱為一個(gè)節(jié)拍，一個(gè)節(jié)拍對(duì)應(yīng)一個(gè)電位信號(hào)，控制一個(gè)或幾個(gè)微操作的執(zhí)行。由于各種指令的操作功能不同，繁簡(jiǎn)程度不同，因此各種指令的指令周期也不盡相同。一條指令的執(zhí)行過(guò)程（即指令周期）由若干個(gè)機(jī)器周期所組成，每個(gè)機(jī)器周期完成一個(gè)基本操作。一個(gè)機(jī)器周期中包含若干節(jié)拍。19、試述組合邏輯控制器與微程序控制器的組成差別?答：組合邏輯控制器采用組合邏輯技術(shù)實(shí)現(xiàn)，其微操作信號(hào)發(fā)生器是由門(mén)電路組成的復(fù)雜樹(shù)形網(wǎng)絡(luò)構(gòu)成的。微程序控制器采用存儲(chǔ)邏輯實(shí)現(xiàn)，將微操作控制信號(hào)以編碼字(即微指令)的形式存放在控制存儲(chǔ)器中。執(zhí)行指令時(shí)，通過(guò)依次讀取一條條微指令，產(chǎn)生一組組操作控制信號(hào)，控制有關(guān)功能部件完成一組組微操作。微程序控制器的設(shè)計(jì)思想和組合邏輯設(shè)計(jì)思想截然不同。它具有設(shè)計(jì)規(guī)整，調(diào)試、維修以及更改、擴(kuò)充指令方便的優(yōu)點(diǎn)，易于實(shí)現(xiàn)自動(dòng)化設(shè)計(jì)。但是，由于它增加了一級(jí)控制存儲(chǔ)器，所以指令的執(zhí)行速度比組合邏輯控制器慢。20、何謂微命令、微操作、微指令、微周期?答：1)微命令：微命令是構(gòu)成控制信號(hào)序列的最小單位。通常是指那些直接作用于部件或控制門(mén)電路的控制命令。2)微操作：由微命令控制實(shí)現(xiàn)的最基本的操作稱為微操作。3)微指令：以產(chǎn)生一組微命令，控制完成一組微操作的二進(jìn)制編碼字稱為微指令。微指令存放在控制存儲(chǔ)器中。一條微指令通?？刂茖?shí)現(xiàn)數(shù)據(jù)通路中的一步操作過(guò)程。4)微程序：一系列微指令的有序集合稱為微程序。若干條有序的微指令構(gòu)成的微程序，可以實(shí)現(xiàn)相應(yīng)的一條機(jī)器指令的功能。21、微指令編碼有哪幾種常用方式?在分段編碼方法中，分段的原則是什么?答：微指令編碼的常用方式有：直接控制法、最短編碼法、字段直接編碼法、字段間接編碼法等。分段編碼方法也稱字段直接編碼法，其分段的原則是：①把互斥的微命令(即不允許同時(shí)出現(xiàn)的微命令)劃分在同一字段內(nèi)，相容的(即允許同時(shí)出現(xiàn))微命令劃分在不同字段內(nèi)。②字段的劃分應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。③一般每個(gè)子字段應(yīng)留出一個(gè)狀態(tài)，表示本字段不發(fā)任何微命令。④每個(gè)子字段所定義的微命令數(shù)不宜大多，否則將使微命令譯碼復(fù)雜。五、計(jì)算題1、設(shè)總線的時(shí)鐘頻率為8MHz，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送16位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？

解；總線寬度=16位/8=2B總線帶寬=8MHz×2B=16MB/sμs

μs×4=0.06μs

總線最大數(shù)據(jù)傳輸率=4B/MB/s×4B=66MB/s

若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時(shí)鐘頻率，或減少總線周期中的時(shí)鐘個(gè)數(shù)，或增加總線寬度。3、在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止位。若要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。

解：一幀=1+8+1+2=12位波特率=120幀/秒×12位=1440波特

比特率=1440波特×（8/12）=960bps或：比特率=120幀/秒×8=960bps4、某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫(huà)出主存字地址和字節(jié)地址的分配情況。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64K，如按字編址，其尋址范圍為：64K/（32/8）=16K主存字地址和字節(jié)地址的分配情況：（略）。5、一個(gè)容量為16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位解：地址線和數(shù)據(jù)線的總和=14+32=46根；選擇不同的芯片時(shí)，各需要的片數(shù)為：1K×4：（16K×32）/（1K×4）=16×8=128片2K×8：（16K×32）/（2K×8）=8×4=32片4K×4：（16K×32）/（4K×4）=4×8=32片16K×1：（16K×32）/（16K×1）=1×32=32片4K×8：（16K×32）/（4K×8）=4×4=16片8K×8：（16K×32）/（8K×8）=2×4=8片6、一個(gè)8K×8位的動(dòng)態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256×μs。試問(wèn)采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？解：采用分散刷新方式刷新間隔為:2ms，其中刷新死時(shí)間為：256×μμs采用分散刷新方式刷新間隔為：256×μs+×μμs采用異步刷新方式刷新間隔為:2ms7、畫(huà)出用1024×4位的存儲(chǔ)芯片組成一個(gè)容量為64K×8位的存儲(chǔ)器邏輯框圖。要求將64K分成4個(gè)頁(yè)面，每個(gè)頁(yè)面分16組，指出共需多少片存儲(chǔ)芯片。解：設(shè)采用SRAM芯片，則：總片數(shù)=（64K×8位）/（1024×4位）=64×2=128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁(yè)面、組三級(jí)，因此畫(huà)圖時(shí)也應(yīng)分三級(jí)畫(huà)。首先應(yīng)確定各級(jí)的容量：頁(yè)面容量=總?cè)萘?頁(yè)面數(shù)=64K×8/4=16K×8位，4片16K×8字串聯(lián)成64K×8位組容量=頁(yè)面容量/組數(shù)

=16K×8位/16=1K×8位，16片1K×8位字串聯(lián)成16K×8位組內(nèi)片數(shù)=組容量/片容量=1K×8位/1K×4位=2片，兩片1K×4位芯片位并聯(lián)成1K×8位存儲(chǔ)器邏輯框圖：（略）。8、設(shè)有一個(gè)64K×8位的RAM芯片，試問(wèn)該芯片共有多少個(gè)基本單元電路（簡(jiǎn)稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說(shuō)明有幾種解答。解：存儲(chǔ)基元總數(shù)=64K×8位=512K位=219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。解：設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2a×b=219；b=219-a；若a=19，b=1，總和=19+1=20；a=18，b=2，總和=18+2=20；

a=17，b=4，總和=17+4=21；

a=16，b=8，總和=16+8=24；

……

……由上可看出：片字?jǐn)?shù)越少，片字長(zhǎng)越長(zhǎng)，引腳數(shù)越多。片字?jǐn)?shù)減1、片位數(shù)均按2的冪變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。9、某8位微型機(jī)地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問(wèn)：（1）該機(jī)所允許的最大主存空間是多少？（2）若每個(gè)模塊板為32K×8位，共需幾個(gè)模塊板？（3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？（4）共有多少片RAM？（5）CPU如何選擇各模塊板？解：（1）該機(jī)所允許的最大主存空間是：218×8位=256K×8位=256KB（2）模塊板總數(shù)=256K×8/32K×8=8塊（3）板內(nèi)片數(shù)=32K×8位/4K×4位=8×2=16片（4）總片數(shù)=16片×8=128片（5）CPU通過(guò)最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式分配如下：10、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用（低電平有效）作訪存控制信號(hào)，作讀寫(xiě)命令信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列存儲(chǔ)芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138譯碼器和其他門(mén)電路（門(mén)電路自定）。試從上述規(guī)格中選用合適芯片，畫(huà)出CPU和存儲(chǔ)芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫(huà)出片選邏輯。解：（1）地址空間分配圖：系統(tǒng)程序區(qū)（ROM共4KB）：0000H-0FFFH用戶程序區(qū)（RAM共12KB）：1000H-FFFFH

（2）選片：ROM：選擇4K×4位芯片2片，位并聯(lián)RAM：選擇4K×8位芯片3片，字串聯(lián)(RAM1地址范圍為:1000H-1FFFH,RAM2地址范圍為2021H-2FFFH,RAM3地址范圍為:3000H-3FFFH)

（3）各芯片二進(jìn)制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存儲(chǔ)器連接邏輯圖及片選邏輯如下圖(3)所示：圖（3）11、CPU假設(shè)同上題，現(xiàn)有8片8K×8位的RAM芯片與CPU相連，試回答：（1）用74138譯碼器畫(huà)出CPU與存儲(chǔ)芯片的連接圖；（2）寫(xiě)出每片RAM的地址范圍；（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫(xiě)入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？解：（1）CPU與存儲(chǔ)器芯片連接邏輯圖：

（2）地址空間分配圖：RAM0:0000H-1FFFHRAM1:2021H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫(xiě)入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片(RAM5)都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1）該片的-CS端與-WE端錯(cuò)連或短路；2）該片的-CS端與CPU的-MREQ端錯(cuò)連或短路；3）該片的-CS端與地線錯(cuò)連或短路。（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。此時(shí)存儲(chǔ)器只能尋址A13=1的地址空間(奇數(shù)片)，A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問(wèn)不到。若對(duì)A13=0的地址空間（偶數(shù)片）進(jìn)行訪問(wèn)，只能錯(cuò)誤地訪問(wèn)到A13=1的對(duì)應(yīng)空間(奇數(shù)片)中去。12、一個(gè)組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問(wèn)主存和高速存儲(chǔ)器的地址各為幾位？畫(huà)出主存地址格式。解：cache組數(shù)：64/4=16，Cache容量為：64*128=213字，cache地址13位主存共分4096/16=256區(qū)，每區(qū)16塊主存容量為：4096*128=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）13、設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個(gè)字，每字32位，設(shè)計(jì)一個(gè)四路組相聯(lián)映象（即Cache每組內(nèi)共有4個(gè)字塊）的Cache組織，要求：

（1）畫(huà)出主存地址字段中各段的位數(shù)；

（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2……99號(hào)單元讀出100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀8次，問(wèn)命中率是多少？

（3）若Cache的速度是主存的6倍，試問(wèn)有Cache和無(wú)Cache相比，速度提高多少倍？

答：

（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：

8

7

2

3

2（2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當(dāng)主存讀0號(hào)字單元時(shí)，將主存0號(hào)字塊（0~7）調(diào)入Cache（0組x號(hào)塊），主存讀8號(hào)字單元時(shí)，將1號(hào)塊（8~15）調(diào)入Cache（1組x號(hào)塊）……主存讀96號(hào)單元時(shí)，將12號(hào)塊（96~103）調(diào)入Cache（12組x號(hào)塊）。

共需調(diào)100/813次，就把主存中的100個(gè)數(shù)調(diào)入Cache。除讀第1遍時(shí)CPU需訪問(wèn)主存13次外，以后重復(fù)讀時(shí)不需再訪問(wèn)主存。則在800個(gè)讀操作中：

訪Cache次數(shù)=（100-13）+700=787次

0.98

Cache命中率=787/80098%

（3）設(shè)無(wú)Cache時(shí)訪主存需時(shí)800T（T為主存周期），加入Cache后需時(shí)：

（131.167+13）TT/6+13T則：800T/144.167T

有Cache和無(wú)Cache相比，速度提高4.55倍左右。14、磁盤(pán)組有六片磁盤(pán)，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22厘米，外徑33厘米，道密度為40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問(wèn)：

（1）共有多少存儲(chǔ)面可用？

（2）共有多少柱面？

（3）盤(pán)組總存儲(chǔ)容量是多少？

（4）數(shù)據(jù)傳輸率是多少？

解：

（1）若去掉兩個(gè)保護(hù)面，則共有：

6×2-2=10個(gè)存儲(chǔ)面可用；

（2）有效存儲(chǔ)區(qū)域=（33-22）/2=5.5cm

柱面數(shù)=40道/cm×5.5=220道

（3）內(nèi)層道周長(zhǎng)=2269.08cm

道容量=400位/cm×69.08cm

=3454B

面容量=3454B×220道

=759，880B

盤(pán)組總?cè)萘?759，880B×10面

=7，598，800B

（4）轉(zhuǎn)速=2400轉(zhuǎn)/60秒

=40轉(zhuǎn)/秒

數(shù)據(jù)傳輸率=3454B×40轉(zhuǎn)/秒

=138，160B/S

注意：

1）計(jì)算盤(pán)組容量時(shí)一般應(yīng)去掉上、下保護(hù)面；

的精度選取不同將引起答案不同，一般取兩位小數(shù)；2）

盤(pán)組總磁道數(shù)（=一個(gè)盤(pán)面上的磁道數(shù)）3）柱面數(shù)

4）數(shù)據(jù)傳輸率與盤(pán)面數(shù)無(wú)關(guān)；

5）數(shù)據(jù)傳輸率的單位時(shí)間是秒，不是分。

15、某磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤(pán)面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：

（1）磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量；

（2）最高位密度（最小磁道的位密度）和最低位密度；

（3）磁盤(pán)數(shù)據(jù)傳輸率；

（4）平均等待時(shí)間。解：（1）存儲(chǔ)容量=275道×12288B/道×4面=13516800B

（2）最高位密度=12288B/230≈17B/mm≈136位/mm（向下取整）

最大磁道直徑=230mm+275道/5道×2=230mm+110mm=340mm

最低位密度=12288B/340≈11B/mm≈92位/mm（向下取整）

（3）磁盤(pán)數(shù)據(jù)傳輸率=12288B×3000轉(zhuǎn)/分=12288B×50轉(zhuǎn)/秒=614400B/S

（4）平均等待時(shí)間=1/50/2=10ms討論：1、本題給出的道容量單位為字節(jié)，因此算出的存儲(chǔ)容量單位也是字節(jié)，而不是位；

2、由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm(位/毫米）；

3、平均等待時(shí)間是磁盤(pán)轉(zhuǎn)半圈的時(shí)間，與容量無(wú)關(guān)。16、某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止位。若要求每秒鐘傳送480個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？

解：480×10=4800位/秒=4800波特；

波特——是數(shù)據(jù)傳送速率波特率的單位。

注：題意中給出的是字符傳送速率，即：字符/秒。要求的是數(shù)據(jù)傳送速率，串行傳送時(shí)一般用波特率表示。

兩者的區(qū)別：字符傳送率是數(shù)據(jù)的“純”有效傳送率，不含數(shù)據(jù)格式信息；波特率是“毛”傳送率，含數(shù)據(jù)格式信息。

17、設(shè)浮點(diǎn)數(shù)格式為：階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符）。寫(xiě)出51/128、-27/1024所對(duì)應(yīng)的機(jī)器數(shù)。要求如下：（1）階碼和尾數(shù)均為原碼。（2）階碼和尾數(shù)均為補(bǔ)碼。（3）階碼為移碼，尾數(shù)為補(bǔ)碼。

解：據(jù)題意畫(huà)出該浮點(diǎn)數(shù)的格式：階符1位階碼4位數(shù)符1位尾數(shù)10位

將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制：x1=51/128=110011B=2-1*0011B

x2=-27/1024=B=2-5*(B）則以上各數(shù)的浮點(diǎn)規(guī)格化數(shù)為：（1）[x1]浮=1，0001；0.1100110000[x2]浮=1，0101；1.1101100000（2）[x1]浮=1，1111；0.1100110000[x2]浮=1，1011；1.0010100000（3）[x1]浮=0，1111；0.1100110000[x2]浮=0，1011；1.001010000018、按機(jī)器補(bǔ)碼浮點(diǎn)運(yùn)算步驟，計(jì)算[x±y]補(bǔ).

（1）x=2-011×0.101100，y=2-010×（-0.011100）；

（2）x=2-011×（-0.100010），y=2-010×（-0.011111）；

（3）x=2101×（-0.100101），y=2100×（-0.001111)。解：先將x、y轉(zhuǎn)換成機(jī)器數(shù)形式：（1）x=2-011×0.101100，y=2-010×（-0.011100）[x]補(bǔ)=1，101；0.101100,[y]補(bǔ)=1，110；1.100100[Ex]補(bǔ)=1,101,[y]補(bǔ)=1,110,[Mx]補(bǔ)=0.101100,[My]補(bǔ)=1.1001001）對(duì)階：[E]補(bǔ)=[Ex]補(bǔ)+[-Ey]補(bǔ)=11,101+00,010=11,111<0，應(yīng)Ex向Ey對(duì)齊，則：[Ex]補(bǔ)+1=11，101+00，001=11，110=[Ey]補(bǔ)[x]補(bǔ)=1，110；0.0101102）尾數(shù)運(yùn)算：

[Mx]補(bǔ)+[My]補(bǔ)=0.010110+11.100100=[Mx]補(bǔ)+[-My]補(bǔ)=0.010110=00.1100103）結(jié)果規(guī)格化：

[x+y]補(bǔ)=11，110；11.111010=11，011；11.010000（尾數(shù)左規(guī)3次，階碼減3）

[x-y]補(bǔ)=11，110；00.110010,已是規(guī)格化數(shù)。4）舍入：無(wú)5）溢出：無(wú)則：x+y=2-101×（-0.110000）

x-y=2-010×0.110010（2）x=2-011×（-0.100010）,y=2-010×（-0.011111）

[x]補(bǔ)=1，101；1.011110,[y]補(bǔ)=1，110；1.100001對(duì)階：過(guò)程同(1)的1），則[x]補(bǔ)=1，110；1.101111

2）尾數(shù)運(yùn)算：+11.100001==3）結(jié)果規(guī)格化：[x+y]補(bǔ)=11，110；11.010000,已是規(guī)格化數(shù)[x-y]補(bǔ)=11，110；00.001110=11，100；00.111000（尾數(shù)左規(guī)2次，階碼減2）4）舍入：無(wú)5）溢出：無(wú)則：x+y=2-010×（-0.110000）

x-y=2-100×0.111000（3）x=2101×（-0.100101）,y=2100×（-0.001111）

[x]補(bǔ)=0，101；1.011011,[y]補(bǔ)=0，100；1.1100011）對(duì)階：[E]補(bǔ)=00，101+11，100=00，001>0，應(yīng)Ey向Ex對(duì)齊，則：[Ey]補(bǔ)+1=00，100+00，001=00，101=[Ex]補(bǔ)[y]補(bǔ)=0，101；1.111000（1）2）尾數(shù)運(yùn)算：

[Mx]補(bǔ)+[My]補(bǔ)=11.011011+11.111000（1）=11.010011（1）

[Mx]補(bǔ)+[-My]補(bǔ)=11.011011+00.000111（1）=11.100010（1）結(jié)果規(guī)格化：

[x+y]補(bǔ)=00，101；11.010011（1），已是規(guī)格化數(shù)

[x-y]補(bǔ)=00，101；11.100010（1）=00，100；11.000101（尾數(shù)左規(guī)1次，階碼減1）4）舍入：[x+y]補(bǔ)=00，101；11.010011（舍）[x-y]補(bǔ)不變5）溢出：無(wú)則：x+y=2101×（-0.101101）x-y=2100×（-0.111011）19、設(shè)機(jī)器A的主頻為8MHz，機(jī)器周期含4個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是，試求該機(jī)的平均指令周期和機(jī)器周期，每個(gè)指令周期中含幾個(gè)機(jī)器周期？如果機(jī)器B的主頻為12MHz，且機(jī)器周期也含4個(gè)時(shí)鐘周期，試問(wèn)B機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?解：先通過(guò)A機(jī)的平均指令執(zhí)行速度求出其平均指令周期，再通過(guò)主頻求出時(shí)鐘周期，然后進(jìn)一步求出機(jī)器周期。B機(jī)參數(shù)的算法與A機(jī)類似。計(jì)算如下：A機(jī)平均指令周期μsA機(jī)時(shí)鐘周期=1/8MHz=125nsA機(jī)機(jī)器周期=125ns×μsA機(jī)每個(gè)指令周期中含機(jī)器周期個(gè)數(shù)μs÷μs=5個(gè)B機(jī)時(shí)鐘周期=1/12MHz83nsB機(jī)機(jī)器周期=83ns×4=332ns設(shè)B機(jī)每個(gè)指令周期也含5個(gè)機(jī)器周期，則：B機(jī)平均指令周期=332ns×μsB機(jī)平均指令執(zhí)行速度μs=0.6MIPS結(jié)論：主頻的提高有利于機(jī)器執(zhí)行速度的提高。20、設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，試問(wèn)該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？由此可得出什么結(jié)論？解：先通過(guò)主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過(guò)平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下：時(shí)鐘周期×10-6s機(jī)器周期×10-6s××10-6s平均指令周期×10-6s×4=10-6s平均指令執(zhí)行速度=1/10-6s=1MIPS當(dāng)參數(shù)改變后：機(jī)器周期×10-6s××10-6s平均指令周期×10-6s×4=2×10-6s平均指令執(zhí)行速度=1/（2×10-6s）=0.5MIPS結(jié)論：兩個(gè)主頻相同的機(jī)器，執(zhí)行速度不一定一樣。21、某CPU的主頻為10MHz，若已知每個(gè)機(jī)器周期平均包含4個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為1MIPS，試求該機(jī)的平均指令周期及每個(gè)指令周期含幾個(gè)機(jī)器周期？若改用時(shí)鐘周期為μs的CPU芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若要得到平均每秒80萬(wàn)次的指令執(zhí)行速度，則應(yīng)采用主頻為多少的CPU芯片？解：先通過(guò)主頻求出時(shí)鐘周期時(shí)間，再進(jìn)一步求出機(jī)器周期和平均指令周期。時(shí)鐘周期×10-6s機(jī)器周期×10-6s××10-6s平均指令周期=1/1MIPS=10-6s每個(gè)指令周期所含機(jī)器周期個(gè)數(shù)×個(gè)當(dāng)芯片改變后：機(jī)器周期μs×μs平均指令周期μs×2.5=4μs平均指令執(zhí)行速度=1/4μs=0.25MIPS若要得到平均每秒80萬(wàn)次的指令執(zhí)行速度，則:平均指令周期×μs機(jī)器周期μs÷μs時(shí)鐘周期μs÷μsCPU主頻μs=8MHz22、某計(jì)算機(jī)的主頻為