第一章C8051F360單片機結(jié)構(gòu)C8051F360單片機的主要特征有哪些？①高速內(nèi)核。②數(shù)字外設(shè)。③擴展中斷系統(tǒng)。④存儲器。⑤A/D轉(zhuǎn)換器。⑥D(zhuǎn)/A轉(zhuǎn)換器。⑦模擬電壓比較器。⑧在線調(diào)試。⑨時鐘源。⑩復位源。請簡單說明C8051F360的中斷優(yōu)先級。與MCS-51單片機類似，C8051F360的每個中斷源都可以被獨立地編程為低優(yōu)先級或高優(yōu)先級。低優(yōu)先級的中斷服務(wù)程序可以被高優(yōu)先級的中斷所中斷，但高優(yōu)先級或同優(yōu)先級中斷不能被中斷。每個中斷在SFR(IP、EIP1或EIP2)中都有一個配置其優(yōu)先級的中斷優(yōu)先級設(shè)置位，默認值為0，即低優(yōu)先級。如果兩個中斷同時發(fā)生，則具有高優(yōu)先級的中斷先得到服務(wù)。如果這兩個中斷的優(yōu)先級相同，則由固定的優(yōu)先級順序決定哪一個中斷先得到服務(wù)。C8051F360的中斷系統(tǒng)相關(guān)寄存器包括哪些。中斷系統(tǒng)相關(guān)的寄存器包括在中斷允許寄存器IE、擴展中斷允許寄存器EIE1、擴展中斷允許寄存器EIE2、中斷優(yōu)先級寄存器IP、擴展中斷優(yōu)先級寄存器EIP1、擴展中斷優(yōu)先級寄存器EIP2。請闡述CIP-51的存儲器有兩個獨立的存儲空間即特點。CIP-51的存儲器有兩個獨立的存儲空間：程序存儲器和數(shù)據(jù)存儲器。程序存儲器和數(shù)據(jù)存儲器共享同一地址空間，但使用不同的指令進行訪問。程序存儲器可以通過控制程序存儲寫允許位(PSCTL.0)和MOVX寫指令對程序存儲器進行改寫，利用該特征可在線更新程序或作為非易失性數(shù)據(jù)存儲器使用。數(shù)據(jù)存儲器空間中有256B的內(nèi)部RAM，地址空間為0x00~0xFF，其中低128B可直接或間接尋址，該部分劃分為工作寄存器區(qū)(0x00~~0x1F)、位尋址區(qū)(0x20~0x2F)和用戶數(shù)據(jù)區(qū)(0x30~0x7F)。EMIF接口可設(shè)置的四種工作模式是什么。①僅片內(nèi)XRAM模式②不帶塊選擇的分頁模式③帶塊選擇的分頁模式④只用片外XRAM模式第二章C8051F360的數(shù)字I/O端口請簡單描述模擬選擇信號和推挽信號特點和使用范圍。模擬選擇信號用于選擇I/O引腳是用于數(shù)字量輸入輸出還是模擬量輸入/輸出。當模擬選擇信號為高電平時，傳輸門TG導通，三態(tài)門G4呈高阻態(tài)，I/O引腳用于模擬量輸入/輸出；當模擬選擇信號為低電平時，TG關(guān)閉，G4呈低阻態(tài)，I/O引腳用于數(shù)字量輸入/輸出。推挽信號用于控制選擇推挽輸出還是漏極開路輸出。當推挽信號為高電平時，I/O引腳處于推挽輸出狀態(tài)，此時T1、T2開關(guān)狀態(tài)由端口輸出電平?jīng)Q定；當推挽信號為低電平時，G2輸出高電平，T1始終截止，I/O引腳漏極開路輸出。如果同時輸出鎖存器置為高電平，則T2截止，I/O引腳輸出高阻態(tài)，此時I/O引腳的狀態(tài)由外部輸入決定，可用作數(shù)字量的輸入引腳，類似MCS-51單片機端口的“準雙向”結(jié)構(gòu)。請簡單說明I/O端口初始化的步驟。I/O端口初始化包括以下步驟：①設(shè)置端口輸入方式寄存器(PnMDIN)，選擇所有引腳的輸入方式(模擬或數(shù)字)；②設(shè)置端口輸出方式配置寄存器(PnMDOUT)，選擇所有引腳的輸出方式(漏極開路或推挽方式)；③設(shè)置端口跳過寄存器(PnSKIP)，選擇應(yīng)被交叉開關(guān)跳過的那些引腳；④設(shè)置XBR0和XBR1寄存器，將引腳分配給要使用的外設(shè)；⑤使能交叉開關(guān)(XBARE=1)。在單片機測控應(yīng)用中，常見的信號主要包括哪些？主要滿足單片機多種定時、計數(shù)、捕捉比較等功能要求。在單片機測控應(yīng)用中，常見的信號主要包括占空比固定的連續(xù)脈沖輸出信號、占空比可變的連續(xù)脈沖輸出信號(PWM控制)、單脈沖輸入信號、連續(xù)性脈沖輸入信號等。PCA中斷得到響應(yīng)，應(yīng)同時滿足哪些條件。①中斷請求，即對應(yīng)中斷標志為1(包括CF和CCFn)；②對應(yīng)中斷允許，寄存器PCA0MD中的ECF位置1(允許CF中斷)，寄存器PCA0CPMn中的ECCFn位置1(允許捕捉/比較中斷)；③擴展中斷允許寄存器EIE1中的EPCA0(EIE1.4)置1；④中斷允許寄存器E中的EA位(IE.7)置1。請簡單說明SMBus的原理。SMBus接口可以工作在主方式或從方式，同一總線上可以有多個主器件。與MCS-51單片機通過軟件模擬實現(xiàn)rc總線不同，SMBus接口在硬件上提供了SDA(串行數(shù)據(jù))控制、SCL(串行時鐘)產(chǎn)生及同步、仲裁邏輯及起始/停止的控制和產(chǎn)生電路。C8051F360通過3個特殊功能寄存器實現(xiàn)對SMBus的控制：SMB0CF(配置SMBus)、SMB0CN(控制SMBus的狀態(tài))和SMB0DAT(數(shù)據(jù)寄存器，用于發(fā)送和接收SMBus數(shù)據(jù)和從器件的地址)。SMBus原理框圖如圖所示。六、SPI總線包括哪些信號？SPI總線包括4個信號：MOSI、MISO、SCK、NSS。1.MOSI(主輸出從輸入)MOSI信號是主器件的輸出信號和從器件的輸入信號，用于從主器件到從器件的串行數(shù)據(jù)傳輸。2.MISO(主輸入從輸出)MISO信號是從器件的輸出信號和主器件的輸入信號，用于由從器件到主器件的串行數(shù)據(jù)傳輸。3.SCK(串行時鐘)SCK信號總是主器件輸出、從器件輸入，用于同步主器件和從器件之間在MOSI和MISO線上的串行數(shù)據(jù)傳輸。4.NSS(從選擇)第三章C8051F360的模擬外設(shè)C8051F360的模擬外設(shè)由哪些部分組成。C8051F360的模擬外設(shè)由以下部分組成。①1個21通道10位最高采樣頻率為200ksps的AID轉(zhuǎn)換器，其中包括可編程多路模擬開關(guān)，用于單通道方式或差分方式選擇；溫度傳感器，其輸出可以作為AD轉(zhuǎn)換器的輸入，以監(jiān)測芯片的溫度及電源電壓。②1個10位電流輸出方式的D/A轉(zhuǎn)換器，最大輸出電流可設(shè)置為0.5mA.1mA和2mA.③2個電壓比較器。每個比較器上升沿和下降沿的回差電壓和響應(yīng)時間均可編程。請列舉出ADC0的工作方式。1.轉(zhuǎn)換啟動方式2.采樣方式3.建立時間請簡單說明IDA0的3種輸出更新模式。1.On-Demand輸出更新IDA0的默認更新模式(IDAC0[6：4]=111)為On-Demand模式，即寫IDA0H更新模式。2.基于定時器溢出的輸出更新在用定時器溢出時啟動D/A轉(zhuǎn)換，轉(zhuǎn)換發(fā)生時間與CPU無關(guān)。3.基于CNVSTR邊沿的輸出更新IDA0還可以被配置為在外部CNVSTR信號的上升沿、下降沿或兩個邊沿進行輸出更新。轉(zhuǎn)換觸發(fā)源包括哪些？①寫1到ADCOCN的AD0BUSY位；②定時/計數(shù)器TO溢出(定時的連續(xù)轉(zhuǎn)換)；③定時/計數(shù)器T2溢出；④定時/計數(shù)器T1溢出；⑤CNVSTR輸入信號的上升沿(外部信號控制)；⑥定時/計數(shù)器T3溢出。請簡單說明DAC的工作過程。當使用IDA0時，POSKIP寄存器中的位1應(yīng)被置1，以使P0.4引腳的交叉開關(guān)跳過DAC引腳。8位CPU將10位數(shù)據(jù)分時送入DAC0H、DAC0L16位寄存器，在適當?shù)臅r候(取決于更新模式)再同時送入10位鎖存器，經(jīng)R-2R電阻網(wǎng)絡(luò)輸出模擬電流信號。原題圖如圖所示：第四章開發(fā)工具簡介工程的編譯設(shè)置內(nèi)容較多，多數(shù)可以采用默認設(shè)置，但有些內(nèi)容必須確認或修改。這些內(nèi)容主要包括哪些。①Device標簽，用于單片機型號的選擇，例如選擇C8051F360等。②Target標簽，用于晶振頻率的設(shè)置。該設(shè)置與軟件模擬仿真(Simulator)有關(guān)，如果采用硬件調(diào)試，則此項無須設(shè)置。③Output標簽，勾選輸出文件選項CreatHEXFile。④Debug標簽，用于軟件模擬方式與硬件仿真方式的選擇。仿真調(diào)試可以分為哪兩大類，這兩類有分別有什么區(qū)別。仿真調(diào)試可以分為兩大類：一類是軟件模擬方式；另一類是硬件仿真方式。前者無須硬件仿真器，但無法仿真目標系統(tǒng)的實時功能，常用于算法調(diào)試；后者需要硬件仿真器，它可以仿真目標系統(tǒng)的實時功能，常用于應(yīng)用系統(tǒng)的硬件調(diào)試。QuartusI常規(guī)功能主要包括哪些？可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計實體文件；芯片(電路)平面布局連線編輯；LogicLock增量設(shè)計方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；功能強大的邏輯綜合工具；完備的電路功能仿真與時序邏輯仿真工具；定時/時序分析與關(guān)鍵路徑延時分析；可使用SignalTapII邏輯分析工具進行嵌入式的邏輯分析；支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件；使用組合編譯方式可一次完成整體設(shè)計流程；自動定位編譯錯誤；高效的期間編程與驗證工具；可讀入標準的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和VerilogHDL網(wǎng)表文件；能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和VerilogHDL網(wǎng)表文件。程序錯誤包括哪兩部分？程序錯誤一般包括語法錯誤和邏輯錯誤。編譯完成僅僅表示程序沒有語法錯誤，是程序調(diào)試的第一步。第五章實驗平臺概述數(shù)字系統(tǒng)設(shè)計實驗平臺以高速SoC單片機C8051F360和FPGAEP2C8T144為核心，主要包括哪些模塊。I/O端口初始化包括哪些步驟。I/O端口初始化包括下面步驟：①使用端口輸入方式寄存器PnMDIN，選擇所有端口的輸入模式(模擬或數(shù)字)。用于電壓比較器、A/D模擬量輸入、D/A輸出、外部晶振輸入、外部參考電壓輸入對應(yīng)的引腳必須設(shè)置為模擬量輸入。②使用端口輸出方式配置寄存器PnMDOUT，選擇所有端口的輸出模式(漏極開路還是推拉式輸出)。一般模擬量輸入引腳、數(shù)字量輸入引腳需要漏極開路輸出的I/O引腳，需設(shè)置為漏極開路輸出。③使用端口跳過寄存器PnSKIP，選擇需要跳過的JO引腳。④使用XBRn選擇內(nèi)部數(shù)字資源。⑤使能交叉開關(guān)(XBRAE=1)。在編寫初始化程序時，應(yīng)注意哪些。由于C8051F360的SFR比MCS-51單片機多，MCS-51單片機指令無法識別增加的SFR，為此C8051F360廠商提供了所有SFR及相應(yīng)位的地址定義文件，用戶只需在程序前面加“#include<C8051F360.inc>"語句即可。由于SFR的數(shù)量較多，C8051F360采用了SFR分頁機制，允許將很多SFR映射到80H~FFH內(nèi)部存儲器地址空間。C8051F360使用兩個SFR頁：0和F頁。使用SFR頁面寄存器SFRPAGE擴展了SFR頁。在設(shè)計初始化程序時，要先確定SFR所在的頁(參照第1~3章中各SFR的定義)，再對相應(yīng)寄存器設(shè)置初始化參數(shù)。C8051F360執(zhí)行以上初始化函數(shù)后，實現(xiàn)表5-7所示的狀態(tài)，之后就可以與MCS-51單片機一樣使用了。請簡單說明QuartusⅡ的測試原理和測試方法。原理：利用QuartusII軟件在FPGA內(nèi)部配置兩個簡單計數(shù)器(分頻電路)，使FPGA的每個IO引腳產(chǎn)生不同頻率的方波信號，以測試FPGA模塊的JTAG配置接口、時鐘電路、I/O引腳工作是否正常。外部有源晶振產(chǎn)生的50MHz時鐘經(jīng)分頻電路后，得到各分頻頻率并輸出到各I/O引腳，用示波器測試1I/O引腳，正常工作時相鄰IO引腳的方波頻率按二分頻遞減。方法：(1)建立工作文件夾即設(shè)計項目(2)輸入測試電路邏輯設(shè)計(3)項目編譯(4)引腳鎖定(5)編程下載HS12864內(nèi)置3種類型的字庫以及內(nèi)置3種不同類型的RAM分別是什么。HS12864內(nèi)置3種類型的字庫①漢字字庫。HS12864提供8192個16X16點陣的中文字形，漢字字形點陣數(shù)據(jù)存放在2MB的中文字形ROM(CGROM)中。②西文字符字庫.HS12864提供128個16X8點陣的西文字形，其點陣數(shù)據(jù)存放在16KB半寬字形ROM(HCGROM)中。③自造漢字字庫。為了顯示漢字字庫中沒有的生僻漢字或特殊符號，允許用戶自行設(shè)計4個16X16點陣的漢字或符號。將每個自造漢字的32B點陣數(shù)據(jù)存入CGRAM，即可建立一個自造漢字。HS12864內(nèi)置3種不同類型的RAM①顯示數(shù)據(jù)RAM(DisplayDataRAM，DDRAM).②自造漢字庫RAM(CharacterGeneratorRAM，CGRAM)。③圖形顯示RAM(GraphicDisplayRAM，GDRAM)。對A/D轉(zhuǎn)換器的選擇主要考慮哪幾個方面的技術(shù)指標。1.轉(zhuǎn)換速率A/D轉(zhuǎn)換速率取決于模擬信號的采樣頻率。采樣頻率必須滿足采樣定理，即采樣頻率至少是被測信號最高頻率的2倍以上。2.量化位數(shù)AD轉(zhuǎn)換過程中不可避免地存在量化誤差，量化誤差取決于量化位數(shù)。n位的A/D轉(zhuǎn)換器，其量化誤差為1/2n+1位數(shù)越多，量化誤差越小。高質(zhì)量的CD采用16位轉(zhuǎn)換器，BZ-003模塊采用8位AD轉(zhuǎn)換器。3.輸入信號的電壓范圍AD轉(zhuǎn)換器對輸入模擬信號的電壓范圍有嚴格的要求，輸入模擬信號電壓只有在A/D轉(zhuǎn)換器的滿量程輸入電壓范圍，才能得到線性的數(shù)字量。另外，被測信號的電壓最大值在滿量程時才能得到所有量化位數(shù)的精度。例如，AD轉(zhuǎn)換器的滿量程電壓為5V，量化位數(shù)為8位。4.參考電壓A/D轉(zhuǎn)換的過程就是不斷將被測模擬信號的電壓與參考電壓VREP相比較的過程，參考電壓的準確度和穩(wěn)定度與轉(zhuǎn)換精度直接相關(guān)。一般選用芯片內(nèi)部含有參考電壓源的AD轉(zhuǎn)換器，可以簡化電路設(shè)計，否則應(yīng)采用外部基準電壓源作為參考電壓。5.邏輯接口及電平AID轉(zhuǎn)換器工作時一般由單片機或FPGA控制，因此，選擇A/D轉(zhuǎn)換器時，應(yīng)考慮接口的方便性和邏輯電平的兼容性。EZ004模塊采用CycloneII系列FPGA對AD轉(zhuǎn)換器進行控制，由于CycloneIH系列FPGA為3V器件，因此，應(yīng)采用與3V器件兼容的AD轉(zhuǎn)換器。請說明EZ-008模塊的調(diào)試步驟。將JUMPER上的短路塊去除，用信號發(fā)生器輸出的正弦信號(Vpp設(shè)為2V)從J1接口輸入，用示波器觀測J3接口的輸出信號，將正弦信號的頻率從100Hz增加到5kHz，觀察輸出信號的幅值變化，應(yīng)符合帶通濾波器的幅頻特性。JUMPER加上短路塊，用示波器觀測J3接口Vout點的信號波形，用手機對準拾音器播放音樂，能觀測到聲音信號波形，通過調(diào)整電位器PR1調(diào)節(jié)差分放大器的增益，使聲音信號的Vpp為0~3V。第六章綜合設(shè)計實例基本DDS結(jié)構(gòu)的常用參量有哪些。1.DDS的輸出頻率fout由以上原理推導的公式中可以得出輸出頻率為式中，M為頻率輸入字，它與系統(tǒng)時鐘頻率成正比；fCLK為系統(tǒng)基準時鐘的頻率值；N為相位累加器的數(shù)據(jù)寬度，也是頻率輸入字的數(shù)據(jù)位寬和相位偏移的數(shù)據(jù)位寬。2.DDS的頻率分辨率△fDDS的頻率分辨率Nf也即頻率最小步進值(M=1時)，可用頻率輸入值步進一個最小間隔對應(yīng)的頻率輸出變化量來衡量。請闡述數(shù)字化語音存儲與回放系統(tǒng)的原理。數(shù)字化語音存儲與回放系統(tǒng)完成將語音信號轉(zhuǎn)換為電信號，經(jīng)放大、濾波處理后，通過AD轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號，再將數(shù)字化的語音信號存放到大容量存儲器中；回放時，將數(shù)字化的語音信號經(jīng)D/A轉(zhuǎn)換器轉(zhuǎn)化成模擬信號，經(jīng)濾波、放大后驅(qū)動揚聲器發(fā)出聲音。從硬件電路角度，該系統(tǒng)由模擬濾波放大電路、A/D轉(zhuǎn)換電路、大容量SRAM和D/A轉(zhuǎn)換電路等構(gòu)成。其中，A/D、D/A轉(zhuǎn)換電路采用C8051F360內(nèi)置的A/D、D/A轉(zhuǎn)換器，大容量SRAM采用EZ-007模塊提供的512KB存儲器，同時使用EZ-003模塊實現(xiàn)人機對話。需要指出的是，C8051F360中A/D轉(zhuǎn)換器的模擬量輸入需設(shè)定為單通道輸入方式P2.0引腳為模擬輸入引腳，且輸入模擬信號控制在0~3V范圍內(nèi)；D/A轉(zhuǎn)換器的輸出通過DA0(P0.4)引腳輸出，通過1kQ采樣電阻將輸出電流量轉(zhuǎn)換為電壓量，再通過濾波、放大，功放驅(qū)動揚聲器，使用前必須對P0口進行相關(guān)編程。由FPGA設(shè)計的數(shù)據(jù)采集、存儲控制電路的原理框圖如圖6-12所示，主要包括幾個模塊。①高速雙端口RAM模塊。