一個(gè)低壓低功耗運(yùn)算放大器的設(shè)計(jì)與仿真研究目錄TOC\o"1-2"\h\u19981低壓低功耗運(yùn)算放大器的設(shè)計(jì)與仿真研究 112004摘要 13001第1章緒論 2203211.1概況 2116181.2研究現(xiàn)狀 2128331.3課題設(shè)計(jì)任務(wù)和要求 4149961.4論文結(jié)構(gòu) 417498第2章運(yùn)算放大器的設(shè)計(jì)基礎(chǔ) 5184562.1運(yùn)算放大器的結(jié)構(gòu) 5313262.2MOS器件物理基礎(chǔ) 623032.3MOS管的大信號模型 748492.4運(yùn)算放大器的特點(diǎn) 98461第3章低壓低功耗模擬集成電路設(shè)計(jì)簡介 12190913.1低功耗模擬集成電路設(shè)計(jì)技術(shù) 1229163.2本章小結(jié) 159717第4章低功耗運(yùn)算放大器的設(shè)計(jì) 16162904.1設(shè)計(jì)指標(biāo) 16299964.2設(shè)計(jì)電路整體結(jié)構(gòu) 16206844.3本章小結(jié) 2223743第5章低功耗運(yùn)算放大器的仿真 23258585.1直流分析（DC） 2361445.1.3運(yùn)算放大器輸出共模電壓范圍的仿真 2579075.2交流分析（AC） 26248565.3瞬態(tài)分析 29129395.4運(yùn)放的功耗分析 30245575.5結(jié)果匯總 3129893結(jié)論 326319參考文獻(xiàn) 33摘要近年來，隨著便攜式設(shè)備的應(yīng)用范圍日益廣泛，人們對電子產(chǎn)品的低功耗要求越來越高，相應(yīng)的低功耗模擬集成電路設(shè)計(jì)成為了研究的熱點(diǎn)。而運(yùn)算放大器作為集成電路中最基本模塊單元，實(shí)現(xiàn)它的低功耗設(shè)計(jì)具有極其重要的意義。本文在總結(jié)了國內(nèi)外低功耗運(yùn)算放大器的發(fā)展情況和面臨的問題，在此基礎(chǔ)上采用無錫華潤上華CSMC0.6μm的工藝設(shè)計(jì)了一個(gè)低壓低功耗的運(yùn)算放大器。該運(yùn)算放大器輸入級采用的是PMOS差分輸入對結(jié)構(gòu)，輸出級采用的是AB類軌對軌輸出級。利用cadencespectra仿真結(jié)果表明：在5V的單電源電壓的情況下，運(yùn)算放大器開環(huán)增益達(dá)到64.2dB，相位裕度為60°，單位增益帶寬為18M，電源抑制比為101.7dB，共模抑制比為128.8dB，靜態(tài)功耗僅為145.95μW。關(guān)鍵詞：低功耗，模擬集成電路，運(yùn)算放大器，CMOS第1章緒論1.1概況運(yùn)算放大器，簡稱為opamp或是“運(yùn)放”，是模擬電路中如電壓比較、A/D轉(zhuǎn)換、D/A轉(zhuǎn)換、開關(guān)電路等電路的基礎(chǔ)元件[1]。根據(jù)不同的應(yīng)用需求，運(yùn)算放大器被分為通用型，高速型，低功耗型等幾類。通用型就是以通用為目的研發(fā)設(shè)計(jì)的，它的應(yīng)用范圍也是最廣泛的；高速型的轉(zhuǎn)換速率較高、頻率響應(yīng)寬，在通訊設(shè)備、視頻系統(tǒng)等產(chǎn)品領(lǐng)域多有應(yīng)用；低功耗型由于可低壓供電，低功率消耗的特點(diǎn)，廣泛應(yīng)用于移動式通信工具等以電池供電設(shè)備[2]。1.2研究現(xiàn)狀1.2.1研究背景及意義近年來，便攜式移動電子產(chǎn)品在如今生活中的廣泛使用，便攜式電子設(shè)備隨處可見，其集成電路的發(fā)展功不可沒，人類將上億種元器件鑲嵌進(jìn)一塊小小的硅板上，造出了各種靈活的電子設(shè)備，通過這些電子設(shè)備人類在上至九天攬?jiān)?，下至五洋捉鱉的領(lǐng)域內(nèi)創(chuàng)造了無數(shù)奇跡。而在集成電路中，運(yùn)算放大電路作為其中重要的一環(huán)，它的性能強(qiáng)度也起到至關(guān)重要的作用。低功耗技術(shù)已經(jīng)成為模擬集成電路產(chǎn)業(yè)發(fā)展的富有標(biāo)志性的體現(xiàn)之一[3]。如今，用戶對低耗能電子產(chǎn)品的需求也對集成電路產(chǎn)業(yè)向低壓低功耗方向發(fā)展產(chǎn)生加速作用[4-5]。但是，依照摩爾定律的發(fā)展，晶體管的特征尺寸已經(jīng)不斷縮小到了能接受的半導(dǎo)體載流子極限，能承受的擊穿電壓也在逐漸下降[6-7]。當(dāng)前國際科研機(jī)構(gòu)中心的研究熱點(diǎn)之一就是對低壓低功耗的半導(dǎo)體集成電路的設(shè)計(jì)[8]。1.2.2國內(nèi)外的發(fā)展情況集成電路技術(shù)早在上世紀(jì)60年代初時(shí)就已經(jīng)開始有發(fā)展的跡象了，但直到幾十年后Robert.J.Wilde設(shè)計(jì)出了第一塊運(yùn)放uA709，集成運(yùn)算放大器這時(shí)才算真正走進(jìn)大眾的視野里，并迅速發(fā)展[9]。在設(shè)計(jì)集成電路中，人們往往根據(jù)一些實(shí)際需要希望運(yùn)算放大器能夠?qū)崿F(xiàn)某些理想的性能指標(biāo)參數(shù)[10]。1998年，BlalockBJ采用200nm技術(shù)設(shè)計(jì)了一款低壓運(yùn)算放大器。其利用大容量驅(qū)動和電平轉(zhuǎn)移方法，最終使得晶體管的閾值電壓為0.8V，其增益為49dB，帶寬達(dá)1.3MHz，功耗僅有300μW[11]。2004年，PimentaTC提出了一種具有米勒拓?fù)浣Y(jié)構(gòu)得軌到軌CMOS運(yùn)算放大器。該電路主要應(yīng)用在超低功耗，超低壓和高時(shí)間常數(shù)的方面上，并且可還用于小型電池供電的設(shè)備[12]。2005年，IvanPadilla設(shè)計(jì)了采用互補(bǔ)翻轉(zhuǎn)差分對結(jié)構(gòu)的運(yùn)算放大器。其軌至軌互補(bǔ)輸入級的最低電壓供應(yīng)要求用兩個(gè)漏極源極飽和電壓來降低，并同時(shí)獲得恒定的跨導(dǎo)增益和高CMRR和PSRR[13]。2008年，ChowHC提出消除常規(guī)的死區(qū)問題的方法：采用電流驅(qū)動體技術(shù)來降低輸入設(shè)備的閾值電壓，實(shí)現(xiàn)在1V的電壓下達(dá)到71dB的增益和100dB的CMRR[14]。2009年，曲光陽等人提出了一種只有極低功耗的采用軌到軌技術(shù)輸出的AB類運(yùn)算放大器。該電路輸出級的靜態(tài)電流僅有8.5μA，實(shí)現(xiàn)了良好的低功耗性能[15]。2010年，KargaranE提出了一種無緩沖兩級CMOS運(yùn)算放大器，該電路帶寬為236MHz，相位裕度為81.3°，功耗約為50μW[16]。2011年，LeeB提出了一種低電源電壓軌到軌輸入級的技術(shù)。僅多加了一個(gè)用于電平轉(zhuǎn)換的二極管連接的NMOS晶體管在該結(jié)構(gòu)中，其平均功耗為113.126μW[17]。2016年，QinZ提出了一種具有新型交叉耦合輸出級軌到軌運(yùn)算放大器。這種結(jié)構(gòu)增加了運(yùn)放輸出級中MOS管的跨導(dǎo)，從而提高了運(yùn)放的增益效果，在外接0.5V的電壓下，總功耗僅為70nW[18]。2018年，F(xiàn)arA采用動態(tài)增加偏置電流和轉(zhuǎn)換速率的方法設(shè)計(jì)出一款運(yùn)算放大器。在極低工作電流的條件下，實(shí)現(xiàn)98dB的增益、115dB的PSRR，且功耗極低僅有86nW[19]。1.3課題設(shè)計(jì)任務(wù)和要求本次畢業(yè)設(shè)計(jì)主要任務(wù)為：首先學(xué)習(xí)并了解運(yùn)算放大器的基本元器件組成、不同的電路基礎(chǔ)結(jié)構(gòu)、基本性能參數(shù)和設(shè)計(jì)方法等，再對低壓低功耗運(yùn)算放大器設(shè)計(jì)的各種方法研究分析，在嚴(yán)謹(jǐn)?shù)膮⒖剂藝鴥?nèi)外各種論文文獻(xiàn)的基礎(chǔ)上，形成一個(gè)系統(tǒng)低壓低功耗運(yùn)算放大器的設(shè)計(jì)綜述，并采用CSMC0.6μmCMOS工藝設(shè)計(jì)一個(gè)低壓低功耗運(yùn)算放大器，其主要的內(nèi)容包括如下：1.收集國內(nèi)外相關(guān)低壓低功耗運(yùn)放的文獻(xiàn)，進(jìn)行研究分析；2.對所收集到的文獻(xiàn)資料中所應(yīng)用到的各種低壓低功耗運(yùn)算放大器的方法進(jìn)行總結(jié)綜述；3.結(jié)合國內(nèi)外近年來設(shè)計(jì)低壓低功耗運(yùn)算放大器的各種方法，基于CSMC0.6μmCMOS工藝設(shè)計(jì)出一個(gè)低壓低功耗運(yùn)算放大器；4.對所設(shè)計(jì)的運(yùn)算放大器進(jìn)行直流、交流、瞬態(tài)仿真分析，并進(jìn)行反復(fù)調(diào)試以獲得最佳性能；1.4論文結(jié)構(gòu)第1章是緒論。簡要介紹了低功耗運(yùn)算放大器的概念、課題研究背景、國內(nèi)外發(fā)展情況、課題設(shè)計(jì)任務(wù)和要求、及論文主要結(jié)構(gòu)。第2章是主要簡介了設(shè)計(jì)運(yùn)算放大器的必要知識儲備。簡要介紹了運(yùn)算放大器內(nèi)部的基礎(chǔ)結(jié)構(gòu)、MOS物理基礎(chǔ)以及大信號模型，和運(yùn)放的特點(diǎn)與主要技術(shù)指標(biāo)。第3章是低壓低功耗運(yùn)算放大器電路的設(shè)計(jì)簡介。簡要介紹了低功耗模擬集成電路設(shè)計(jì)技術(shù)，即對國內(nèi)外降低功耗的方法與電路進(jìn)行綜述。第4章是基于第3章給出的電路結(jié)構(gòu)單元，設(shè)計(jì)出了一種低功耗運(yùn)算放大器結(jié)構(gòu)，定下實(shí)現(xiàn)指標(biāo)，并計(jì)算了結(jié)構(gòu)中的器件參數(shù)。第5章利用cadenceSpectra對所設(shè)計(jì)的電路進(jìn)行仿真，分析了運(yùn)放的直流、交流以及瞬態(tài)特性，調(diào)試后所得出的仿真結(jié)果與性能要求基本吻合。結(jié)論部分則對本文的設(shè)計(jì)進(jìn)行一些總結(jié)。第2章運(yùn)算放大器的設(shè)計(jì)基礎(chǔ)2.1運(yùn)算放大器的結(jié)構(gòu)常見運(yùn)算放大器的組成結(jié)構(gòu)如圖2-1所示，主要組成部分有輸入級、輸出級、中間放大級、偏置電路和補(bǔ)償電路，是通過耦合形成的放大電路，它具有高增益的特性[20]。輸入級：一般為一個(gè)差分型放大器，主要用來放大輸入信號，提高整個(gè)電路的電路性能。其輸入級有兩個(gè)端口。中間放大級：也叫做增益級，主要是提高最終輸出的電壓。其結(jié)構(gòu)由多級放大電路組成，運(yùn)放的增益主要由這部分提供[21]。輸出級：一般由電壓或互補(bǔ)電壓跟隨器組成，要讓輸出級有較低的阻抗，能驅(qū)動后級電路，使電壓波動輸出的值盡量接近電源電壓的輸入值，并維持穩(wěn)定的電流輸出。偏置電路：提供合適的偏置電流、偏置電壓給運(yùn)放的各個(gè)電路。補(bǔ)償電路：運(yùn)放在大多數(shù)情況下被設(shè)計(jì)成負(fù)反饋的結(jié)構(gòu)，加上輔助電路讓整個(gè)電路保持穩(wěn)定，以使閉環(huán)電路趨于穩(wěn)定。圖2-1常用的運(yùn)算放大器的內(nèi)部組成框圖運(yùn)算放大器的符號如圖2-2所示，在理想情況下，輸出電壓V的表達(dá)式為: （2-1）為開環(huán)增益，和是輸入電壓。圖2-2運(yùn)算放大器的符號2.2MOS器件物理基礎(chǔ)CMOS器件由NMOS管和PMOS管兩個(gè)器件組成，是模擬集成電路的核心。本節(jié)以NOMS器件為例，對MOS器件的結(jié)構(gòu)性能進(jìn)行具體的分析介紹。2.2.1MOSFET的結(jié)構(gòu)圖2-3為NMOS的器件結(jié)構(gòu)，最底層為P型摻雜的襯底（Substrate），最頂部為高摻雜多晶硅作為的柵極，兩邊分別是有N+型摻雜區(qū)的源區(qū)(Source)和漏區(qū)（Drain），柵極和襯底之間有一薄柵氧化層(Metal-Oxide-Silicon)。MOSFET最主要的參數(shù)為長寬比，其中長度L指的是源漏之間的距離，而寬度W為與L垂直的柵線長度。圖2-3NMOS結(jié)構(gòu)圖[22]2.2.2MOSFET的符號不管是NMOS管還是PMOS管，都有四個(gè)端口：源極S、漏極D、柵極G以及襯底B，屬于四端元件。如圖2-4所示為兩種MOS晶體管的電路符號。圖2-4MOSFET符號2.3MOS管的大信號模型如圖2-5所示為傳統(tǒng)NMOS管的輸出曲線，可以將工作狀態(tài)分為三個(gè)工作狀態(tài)區(qū)：圖2-5NMOS管輸出特性[23]（1）截止區(qū) （2-1）如果滿足上式條件時(shí)，則此時(shí)工作在開路的狀態(tài)，即MOS管內(nèi)的可導(dǎo)電通道沒有形成，源-漏電源表達(dá)式為： =0 （2-2）（2）飽和區(qū) （2-3）如果滿足上式條件時(shí)，則MOS管溝道被夾斷，工作在飽和區(qū)，此時(shí)相對恒定，其V-I特性如下式： （2-4）（3）線性區(qū) （2-5）如果滿足上式條件時(shí)，則稱器件工作在線性區(qū)。此時(shí)的V-I特性如下式： （2-6）2.4運(yùn)算放大器的特點(diǎn)2.4.1運(yùn)算放大器的模型運(yùn)算放大器的符號如圖2-6所示。運(yùn)算放大器一般具有一個(gè)輸出端和兩個(gè)輸入端。在兩個(gè)輸入端中，一個(gè)與輸出端成反向關(guān)系為反相輸入端，另一個(gè)為同向關(guān)系為同相輸入端[24]。圖26運(yùn)算放大器的符號2.4.2運(yùn)算放大器的主要技術(shù)指標(biāo)運(yùn)算放大器的主要技術(shù)指標(biāo)介紹如下：1.增益開環(huán)增益決定了使用該運(yùn)算放大器的反饋電路的精確度。開環(huán)增益是指無外加反饋時(shí)的增益，一般用以dB為單位的對數(shù)表示。開環(huán)增益在理想情況下的是無窮大的，但實(shí)際通常在100dB左右。2.大信號帶寬（全功率帶寬BWP）當(dāng)連接運(yùn)算放大器跟隨器時(shí)，輸入大的正弦信號，在額定負(fù)載和某些失真條件下，信號的頻率對應(yīng)于運(yùn)算放大器輸出電壓的最大振幅。3.小信號帶寬（開環(huán)帶寬BW）一般規(guī)定開環(huán)增益下降3dB（或直流增益的0.707倍）時(shí)所對應(yīng)的信號頻率為小信號帶寬，也稱帶寬[25]。4.線性線性度表示輸入輸出電壓之間的呈線性的關(guān)系。一個(gè)運(yùn)算放大器如果所有的CMOS器件都工作在飽和區(qū)域，那么小信號增益將接近一個(gè)常數(shù)，在這一點(diǎn)上，輸入和輸出呈現(xiàn)線性關(guān)系。但很多時(shí)候電路中的管子會處于線性區(qū)或截至區(qū)，那么，輸出電壓很可能就會失真，此時(shí)可以采取差動輸入以及負(fù)反饋等措施解決這以問題[25]。5.輸出擺幅大多數(shù)使用運(yùn)算放大器的系統(tǒng)需要一個(gè)大的電壓擺幅以適應(yīng)大信號的應(yīng)用。對大輸出擺幅的要求導(dǎo)致相當(dāng)頻繁地使用全差分運(yùn)算放大器，它產(chǎn)生的互補(bǔ)輸出的有效振幅是單端輸出的兩倍。6.轉(zhuǎn)換速率（SR）轉(zhuǎn)換速率是一個(gè)反映運(yùn)算放大器處理大信號或高頻信號能力的參數(shù)。由于電路中主電容的充放電電流太小，大信號的速度可能會受到轉(zhuǎn)換率的限制。此外，轉(zhuǎn)換放大器的輸出會出現(xiàn)失真現(xiàn)象是由于輸入輸出關(guān)系是否為線性的關(guān)系導(dǎo)致的。7.共模抑制比（CMRR）用于抑制輸入的共模電壓，其定義為差分電壓增益和共模電壓增益之比，即AD/AC。共模電壓增益為： （2-2）差分電壓增益為： （2-3）8.電源電壓抑制比（PSRR）當(dāng)電源電壓因噪聲或其他信號干擾而波動時(shí)，它相當(dāng)于運(yùn)算放大器的一個(gè)輸入，并在輸出端產(chǎn)生一個(gè)相應(yīng)的信號。電源抑制比（PSRR）是正常運(yùn)算放大器的增益與電源波動引起的增益的比率。很明顯，PSRR越大，電源對電路的影響就越小。通常，我們把對電源和對地的抑制比分別稱為PSRR+和PSRR-，并分別計(jì)算[26]。9.輸出電阻實(shí)際一個(gè)放大器帶有輸出緩沖器時(shí)輸出電阻約為0.1-5KΩ，而不是零；沒有輸出緩沖級時(shí)的輸出電阻要高得多，這增加了連接到輸出端電容器的充放電時(shí)間，這意味著運(yùn)算放大器的速度和最大信號頻率將被降低。10.失調(diào)運(yùn)算放大器在實(shí)際應(yīng)用中，由于各種因素，當(dāng)輸入零信號時(shí)，會使輸出電流水平不在規(guī)定值范圍內(nèi)，在輸入端再補(bǔ)償一個(gè)電壓VOS，就可以使輸出水平恢復(fù)到規(guī)定值。這個(gè)補(bǔ)償電壓就是失調(diào)電壓。當(dāng)運(yùn)算放大器的輸入電平處于指定值時(shí)，失調(diào)電流IOS為進(jìn)入運(yùn)放兩個(gè)輸入端電流的差值。運(yùn)放一般都設(shè)計(jì)有輸入補(bǔ)償電路以降低失調(diào)電壓和失調(diào)電流[27]。11.噪聲實(shí)際上CMOS元件不同于理想狀態(tài)時(shí)，由于其自身的結(jié)構(gòu)問題、工藝技術(shù)偏差等條件會產(chǎn)生一定的噪聲。運(yùn)算放大器的主要是產(chǎn)生熱噪聲和1/f噪聲。1/f噪聲主要在低頻范圍內(nèi)起作用，熱噪聲主要而在高頻范圍內(nèi)起作用。

第3章低壓低功耗模擬集成電路設(shè)計(jì)簡介低壓低功耗是模擬繼承電路的發(fā)展趨勢。隨著現(xiàn)代生活中便攜式設(shè)備的普及，低壓低功耗運(yùn)放被廣泛使用。低壓低功耗運(yùn)算放大器不僅消耗較少的電源電流，而且只需要較低的電源電壓，特別適應(yīng)于現(xiàn)代低電壓。降低運(yùn)算放大器功耗的方法有很多，本章主要對降低運(yùn)算放大器功耗的各種方法進(jìn)行簡單的分析研究。3.1低功耗模擬集成電路設(shè)計(jì)技術(shù)當(dāng)今可以從兩個(gè)方面對集成電路進(jìn)行改良設(shè)計(jì)，一個(gè)是工藝改進(jìn)，另一個(gè)是電路結(jié)構(gòu)優(yōu)化。低電壓工作下，其性能的缺陷可以用先進(jìn)的工藝來減少芯片和封裝電容或用優(yōu)化電路設(shè)計(jì)來彌補(bǔ)。目前關(guān)注的熱點(diǎn)實(shí)現(xiàn)低壓低功耗的發(fā)展是從電路結(jié)構(gòu)上進(jìn)行改進(jìn)優(yōu)化來達(dá)成，目前，比較主流先進(jìn)的電路優(yōu)化技術(shù)有亞閾值電路技術(shù)、軌至軌技術(shù)、襯底驅(qū)動技術(shù)、電平移位電路、自舉共源共柵電路和電流模式電路。3.1.1亞閾值電路技術(shù)在傳統(tǒng)設(shè)計(jì)中，對于模擬集成電路來說，當(dāng)MOS管工作在強(qiáng)反區(qū)時(shí)會消耗更多的功率，所以設(shè)計(jì)過程需要盡量使MOS管工作在弱反區(qū)，以降低電路的功耗[28]。亞閾值技術(shù)的優(yōu)點(diǎn)在：MOS管工作在亞閾值區(qū)時(shí)有著較低的電流，可以采用較小的電源電壓，可以直接使用各種便攜式設(shè)備的電池供電，并且，它對各種要求低電壓、低功耗的場合有著重要意義；但缺點(diǎn)也很明顯：在一定的功耗下，由于各種原因，增益會降低，工作在亞閾值區(qū)的MOS管通常比工作在強(qiáng)反區(qū)的MOS管需要更大的面積，這對器件的高頻特性有很大影響。3.1.2電平移位電路常見的電平移位的電流鏡結(jié)構(gòu)如圖3-1所示，其輸入電壓是而不是傳統(tǒng)的。在這種結(jié)構(gòu)中，將一個(gè)連接在輸入級和柵極之間的BJT發(fā)射極跟隨器作為一個(gè)電平轉(zhuǎn)移器，從而降低輸入電壓要求。圖3-1電平移位電路3.1.3自舉共源共柵電路隨著電源電壓的降低，功耗得到了一定程度的改善，但帶來了明顯的問題，電路的增益明顯不足，此時(shí)可以引入了一種共源共柵電路的高阻電流鏡，在低電壓狀態(tài)下也能保持高增益。傳統(tǒng)的共源共柵結(jié)構(gòu)如圖3-2（a）所示，這種結(jié)構(gòu)很難在低電壓的情況下運(yùn)行，并且這種結(jié)構(gòu)的輸出擺幅很??；而自舉共源共柵電路結(jié)構(gòu)可以解決這一問題，其電路結(jié)構(gòu)如圖3-2(b)所示，自舉共源共柵電路把M2、M3的柵極相連接，那么，M2、M3可以看作是一個(gè)復(fù)合MOS管，設(shè)M3的W／L與M2的W／L之比為n，當(dāng)n>>1時(shí)，M2與M3組成的復(fù)合MOS管的輸出跨導(dǎo)約等于M2的跨導(dǎo)，又因?yàn)镸2的寬長比和跨導(dǎo)小，所以這個(gè)結(jié)構(gòu)中復(fù)合MOS管能獲得較大的增益。此外，M3的W／L較大，從而輸出壓降主要降在M2上。根據(jù)以上描述，可以知道，自舉共源共柵結(jié)構(gòu)既具有傳統(tǒng)共源共柵結(jié)構(gòu)的高輸出阻抗和高增益的特點(diǎn)，又克服了傳統(tǒng)共源共柵結(jié)構(gòu)的高電壓和低輸出擺幅的缺點(diǎn)，這種結(jié)構(gòu)對于低功耗運(yùn)算放大器的設(shè)計(jì)具有重要意義。圖3-2兩種共源共柵電流鏡3.1.4軌對軌技術(shù)隨著電源電壓的降低，共模輸入范圍以及動態(tài)輸出范圍都會大大減小，這使得基本的Rail-to-rail輸入結(jié)構(gòu)變得非常重要。如圖3-3所示，由一個(gè)NMOS差分對和一個(gè)PMOS差分對并聯(lián)而成的Rail-to-rail輸入結(jié)構(gòu)。將這兩個(gè)MOS管并聯(lián)起來形成軌對軌結(jié)構(gòu)時(shí)，它的共模輸入范圍就變得更大了，所以，如果采用了這個(gè)結(jié)構(gòu)，那么設(shè)計(jì)的運(yùn)放就有著更大的共模輸入范圍。圖3-3基本的Rail-to-rail輸入結(jié)構(gòu)3.1.5襯底驅(qū)動技術(shù)通過降低閾值電壓的方法也是減少電路功耗的一個(gè)重要方法。目前，降低閾值電壓的主要技術(shù)有襯底驅(qū)動技術(shù)以及浮柵技術(shù)，襯底驅(qū)動技術(shù)如圖3-4所示。根據(jù)公式，調(diào)節(jié)襯底驅(qū)動MOS管的襯底和源級之間的電壓VBS，就可以調(diào)節(jié)閾值電壓。圖3-4襯底偏置的NMOS橫截面3.1.6電流模式電路早在以前是比較流行電壓模式的，但由于當(dāng)今各種技術(shù)的發(fā)展，暴露出很多電壓模式電路的缺陷。而且隨著對以電流為信號變量的電路的技術(shù)增強(qiáng)，電流模式電路的優(yōu)勢也逐漸凸顯出來。首先，在低電源電壓下能夠?qū)崿F(xiàn)CMOS電路的低功耗性能，其電流模式電路通常能夠在較低的電壓下正常工作，因而功耗得以減小。其次，它具有高速度和寬帶寬，在電流模式電路中極間的電壓波動很小，電阻-電容（阻容）時(shí)間常數(shù)小，晶體管的可以被工作頻率達(dá)到。最后是電流模式電路有利于基于電流的信號操作[29]。3.2本章小結(jié)本章主要并且介紹了國內(nèi)外在設(shè)計(jì)低功耗運(yùn)算放大器時(shí)所采用的幾種降低電路功耗的方法以及結(jié)構(gòu)，對各種方法以及結(jié)構(gòu)的優(yōu)缺點(diǎn)進(jìn)行了一定的分析和總結(jié)。

第4章低功耗運(yùn)算放大器的設(shè)計(jì)根據(jù)運(yùn)算放大器幾個(gè)主要組成部分，可以將本次設(shè)計(jì)用各個(gè)不同的部分為單元組成設(shè)計(jì)出一個(gè)完整的低壓低功耗運(yùn)算放大器。4.1設(shè)計(jì)指標(biāo)本次設(shè)計(jì)的低壓低功耗運(yùn)算放大器因?yàn)橐髮?shí)現(xiàn)低壓低功耗的設(shè)計(jì)，為了保持參數(shù)和技術(shù)指標(biāo)的要求，將平衡各器件參數(shù)的關(guān)系。以下為本文設(shè)計(jì)運(yùn)算放大器指標(biāo)：表4-1技術(shù)指標(biāo)要求運(yùn)放參數(shù)仿真要求電源電壓5V輸入失調(diào)電壓≤3mV輸入共模范圍≥3V輸出電壓擺幅≥3V開環(huán)增益≥60dB單位增益帶寬≥1M相位裕度60CMRR≥70dBPSRR≥65dB建立時(shí)間≤5μs擺率SR≥1V/μs靜態(tài)功耗200μW4.2設(shè)計(jì)電路整體結(jié)構(gòu)本次畢業(yè)設(shè)計(jì)中，所設(shè)計(jì)的運(yùn)算放大器的整體結(jié)構(gòu)如圖4-1所示，下面是低功耗運(yùn)算放大器的整體分析：4.2.1設(shè)計(jì)電路整體結(jié)構(gòu)圖4-1運(yùn)算放大器的整體圖電路的各部分功能簡介如下：M1、M2、M3、M4、M5組成差分輸入級，組成第一級的增益電路。M6、M7、M8、M9、M10、M11組成一個(gè)簡單的偏置電路，為運(yùn)放的其它部分提供偏置電壓，使它們工作在所需的靜態(tài)工作狀態(tài)。M12、M13組成一個(gè)源跟隨器，用來傳輸一部分的輸入電壓。M14、M15、M16、M17、M18是一個(gè)電平移位電路，為推挽輸出級提供輸入信號。M19、M20組成了所設(shè)計(jì)運(yùn)放的輸出級，它是一個(gè)推挽輸出級電路。R4、C組成了所設(shè)計(jì)運(yùn)放的補(bǔ)償電路。4.2.2運(yùn)算放大器的設(shè)計(jì)分析因?yàn)镻MOS差分輸入對較NMOS差分輸入對能夠有效的降低襯底偏置效應(yīng)的影響，使輸入級有著較大的輸入阻抗以及較大的共模輸入范圍，所以輸入級是一個(gè)PMOS差分輸入對。如圖4-1所示，M1、M2耦合形成PMOS差分輸入級，其有源負(fù)載由M3、M4組成的鏡像電流源來充當(dāng)，R1、R2兩個(gè)電阻與電流源相連，用來調(diào)整通過M1、M2、M3、M4的靜態(tài)工作點(diǎn)。M6、M7、M8、M9、M10、M11、R5構(gòu)成了運(yùn)放的偏置電路，其中M6、M7、M8、M9組成了一個(gè)封閉回路結(jié)構(gòu)中的兩個(gè)電流鏡，由于電阻的作用，兩個(gè)支路的電流會達(dá)到一個(gè)平衡值并且兩個(gè)支路電流大小相等。通過調(diào)節(jié)電阻R5讓偏置電路的一部分管子處于亞閾值區(qū)使電路消耗更少的功耗，本次設(shè)計(jì)中，M8、M9處于亞閾值區(qū)。根據(jù)亞閾值區(qū)的電流公式，我們可以得到一個(gè)不受電源電壓影響的基準(zhǔn)源。M12、M13組成一個(gè)源跟隨器，它充當(dāng)著一個(gè)緩沖器，對后面一級的電路進(jìn)行隔離，以防止后級電路影響輸入級，另一方面，它還有著轉(zhuǎn)移電平的功能，將輸入級左端的輸出信號向后級轉(zhuǎn)移，為電平移位電路提供偏置電壓。M14、M15、M16、M17、M18是一個(gè)電平移位電路，它與輸出級結(jié)合，能夠明顯降低對輸入信號電平的要求，使得電路能夠正常的工作。對于低功耗運(yùn)算放大器，M19、M20組成所設(shè)計(jì)運(yùn)放的輸出級顯得非常的重要，本文所采用的輸出級是推挽輸出級，它能夠增大電路的輸出擺幅，避免交越失真，并且能有效的提高電路的效率。通過對電路中參數(shù)和電阻大小的調(diào)節(jié)，能夠使輸出級在一個(gè)很小的電流下工作，極大程度降低了電路的功耗。本文選擇的補(bǔ)償電路是最簡單的RC補(bǔ)償電路，由R4、C組成。4.2.3運(yùn)算放大器的電路參數(shù)計(jì)算首先，根據(jù)所用工藝庫的參數(shù)得出幾個(gè)常用的管子參數(shù)：NMOS管：VTHN=0.728V,μnCox=11.8×10-5A/V2。PMOS管：VTHP=-1.02V，μpCox=5.09×10-5A/V2。對于參數(shù)的計(jì)算，從性能指標(biāo)的功耗開始，及先對運(yùn)放的電流進(jìn)行分配。電源電壓為5V，功耗W100μW，預(yù)期將電路的功耗做到25μW，那么，電路的整體靜態(tài)電流為5μA，為了電路能獲得更好的性能，將給予電路輸入級以及輸出級較大的電流。分配2μA給輸入級，2μA給基準(zhǔn)電流源和電平轉(zhuǎn)移電路各一半，1μA給輸出級。根據(jù)性能指標(biāo)，電路的相位裕度要為60°，就需要CC>0.22CL，先設(shè)負(fù)載電容10PF，那么取CC=3PF。根據(jù)運(yùn)放的另一個(gè)性能指標(biāo)擺率可以確定運(yùn)放PMOS差分對的總電流大小I，根據(jù)公式，指標(biāo)中SR>0.8V/μs，那么，可以假定SR=1V/μs，可以得到PMOS差分對的總電流，比上述段所分配電流略大，那么，可以稍微降低補(bǔ)償電容，將補(bǔ)償電容CC減小為2.5PF，另外，降低對擺率的要求，使之變?yōu)?.8V/μs，剛好與所要求的性能完全符合。通過對電路極點(diǎn)的補(bǔ)償分析，我們可以得到補(bǔ)償電容CC以及單位增益帶寬GB與輸入級跨導(dǎo)gm的關(guān)系： （4-1）所以，我們可以得到輸入晶體管M1、M2的跨導(dǎo)： （4-2）根據(jù)公式（2-6），可以得到輸入晶體管M1、M2的寬長比 （4-3）初步將輸入晶體管M1、M2的寬長比設(shè)為36。根據(jù)運(yùn)放的指標(biāo)共模輸入電壓大于3V，且電源電壓等于5V，那么，可以取在0.5V~4.5V范圍內(nèi)取得運(yùn)放的輸入共模值。再通過輸入共模范圍的最小值Vin.min來確定M3、M4的寬長比。假設(shè)運(yùn)放工作時(shí)，這些管子工作在飽和區(qū)，則Vin.min為： （4-4）根據(jù)模型參數(shù)以及性能指標(biāo)要求，|VTH3.max|=1.1V，|VTH1.min|=0.6V，Vin.min=0.5V，從而可以將M3、M4的寬長比設(shè)為9。 （4-5）與上面一步類似，可以將M5寬長比設(shè)為12。此外，在運(yùn)放靜態(tài)工作時(shí)，由于輸出級中的M20與M3的柵源電壓相等，并且預(yù)設(shè)通過它們的電流都是1μA，那么，可以取M20的寬長比也為9。所設(shè)計(jì)運(yùn)放的輸出級是一個(gè)AB類輸出級，輸出小信號由上下兩個(gè)管子MOS管分別驅(qū)動的，為了輸出不太失真的信號，必須使運(yùn)放上下兩個(gè)部分的小信號跨導(dǎo)相等，即： （4-6）其中， （4-7） （4-8）根據(jù)式（4-6）（4-7）（4-8），可以得出幾個(gè)管子參數(shù)以及R3之間的一個(gè)關(guān)系 （4-9）前面的分析中，確定了輸出級管子M20的寬長比為9，通過M19、M20的電流為1μA，根據(jù)MOS管飽和區(qū)的源漏電流公式，可以得到： （4-10）其中， （4-11）在電平移位電路中，通過管子M15的源漏電流為： （4-12）在AB類輸出級的電路中，可以得到電路的輸出電壓擺幅為： （4-13）得到： （4-14） （4-15）根據(jù)指標(biāo)，可以設(shè)定輸出源漏的驅(qū)動電壓為600μA。綜合以上的幾個(gè)式子，以及幾對管子的電流鏡原理，把M13和M16的寬長比取為5，M14和M15的寬長比為8，M17和M18的寬長比為4，M19的寬長比為15，R3的阻值為100K。到此為止，MOS管的寬長比以及少數(shù)幾個(gè)電阻值還未確定，接下來，根據(jù)其他的一些性能指標(biāo)要求可以大概的確定這些參數(shù)的值。在本文設(shè)計(jì)的基準(zhǔn)電流源中，流過MOS管M18的源漏電流可以表示為： （4-16）其中，Vt為熱電壓，β為MOS管的寬長比，根據(jù)后級電路對電流的要求以及基準(zhǔn)電流源所分配的電壓，我們可以把M6、M7、M8、M9、M10、M11、M12的寬長比分別取為3、3、5、3、2、3和2，R5取為160K。至此，運(yùn)放的管子參數(shù)的手工計(jì)算完成，但是，這些管子的尺寸只是一個(gè)極不準(zhǔn)確的值，仍需結(jié)合后面章節(jié)的仿真結(jié)果不斷的對電路中管子參數(shù)進(jìn)行調(diào)整，必要時(shí)候可以使用掃描參數(shù)使得所設(shè)計(jì)的運(yùn)放的性能取得最優(yōu)化。4.3本章小結(jié)本章設(shè)計(jì)了一個(gè)低壓低功耗的運(yùn)算放大器結(jié)構(gòu)。根據(jù)所需的性能規(guī)格和所使用的模型參數(shù)，初步確定所設(shè)計(jì)結(jié)構(gòu)中每個(gè)器件的尺寸，以便所設(shè)計(jì)的運(yùn)算放大器中的器件能夠大致處于它們最佳性能所要工作的區(qū)域。

第5章低功耗運(yùn)算放大器的仿真用Cadence設(shè)計(jì)運(yùn)算放大器時(shí)，在確定好了技術(shù)指標(biāo)和工藝參數(shù)的前提下，需要進(jìn)一步對運(yùn)放的各項(xiàng)性能指標(biāo)進(jìn)行不斷地仿真，來驗(yàn)證設(shè)計(jì)的電路能滿足提出的各項(xiàng)指標(biāo)，并對運(yùn)放電路進(jìn)行調(diào)試優(yōu)化。本次設(shè)計(jì)通過cadenceSpectra對所設(shè)計(jì)的電路進(jìn)行仿真，用的工藝模型是CSMC0.6μm工藝。5.1直流分析（DC）5.1.1運(yùn)算放大器直流傳輸特性的仿真如圖5-1所示，運(yùn)放的電源取5V，反相端電壓給2.5V，并將運(yùn)放接成開環(huán)結(jié)構(gòu)，同相端輸入設(shè)Vin進(jìn)行掃描，負(fù)載CL和RL分別為10PF和1MΩ，得到運(yùn)放的結(jié)果如圖5-2所示。圖5-1直流傳輸特性仿真圖圖5-2運(yùn)算放大器的直流傳輸特性傳輸曲線線性區(qū)很窄時(shí)就接近理想情況。直流輸出電壓擺幅為0-5V。輸入失調(diào)電壓約為：2.7mV。5.1.2運(yùn)算放大器輸入共模電壓范圍的仿真將運(yùn)放接成如圖5-3所示，反相端與輸出端連在一起，形成一個(gè)單位增益結(jié)構(gòu)，取負(fù)載CL與RL分別為10pF和1MΩ。圖5-3單位增益結(jié)構(gòu)圖5-4運(yùn)放的輸入輸出跟隨特性如圖5-4所示，可以看出共模輸入電壓范圍能達(dá)0.26V～4.99V。5.1.3運(yùn)算放大器輸出共模電壓范圍的仿真輸出共模電壓范圍的仿真電路圖如圖5-5所示，接成反向增益為10的仿真電路圖。Vin1端接2.5V電壓，負(fù)載CL與RL分別為10pF和1MΩ。圖5-5輸出電壓擺幅的仿真電路圖5-6運(yùn)放的輸出擺幅特性運(yùn)放輸出電壓擺幅如圖5-6所示，可以看出輸出電壓擺幅范圍為-0.03V—4.97V。5.2交流分析（AC）5.2.1運(yùn)算放大器開環(huán)頻率特性的仿真開環(huán)增益是運(yùn)放在低頻工作時(shí)的放大倍數(shù)。電路中負(fù)載CL補(bǔ)償為100pF，RL為1MΩ，在共模輸入電壓為3V的條件下做交流小信號仿真，如圖5-7所示。圖5-7開環(huán)頻率特性仿真電路圖5-8運(yùn)算放大器的開環(huán)特性：相位（上）和幅值（下）根據(jù)仿真結(jié)果，可以得到所設(shè)計(jì)運(yùn)放的低頻開環(huán)增益為64.2dB，單位增益帶寬達(dá)到了1M以上，相位裕度達(dá)到了60。5.2.2運(yùn)算放大器共模抑制比的仿真確定運(yùn)放共模抑制比的方法有兩種，一種是先測量低頻開環(huán)增益(以dB為單位)，再將輸入端變?yōu)楣材Ｐ盘?，減去其測到的低頻共模增益的dB數(shù)，即得CMRR的dB數(shù)，另外一種則采用特殊的測量電路直接得出。本次設(shè)計(jì)采用的是前者，仿真電路圖如圖5-9所示，電路中負(fù)載CL與RL分別為10pF和1MΩ。圖5-9CMRR的仿真電路圖5-10運(yùn)算放大器共模電壓增益的幅頻特性仿真結(jié)果如圖5-9所示，所設(shè)計(jì)運(yùn)放的低頻共模增益達(dá)到-64.6dB，那么可以計(jì)算出共模抑制比約為64.2dB+64.6dB=128.8dB。5.2.3運(yùn)算放大器電源抑制比的仿真如圖5-11所示，其中運(yùn)放的同相端接2.5V電壓，運(yùn)放電源串聯(lián)一個(gè)交流源。做交流小信號分析，結(jié)果如圖5-12所示?？梢缘玫剿O(shè)計(jì)運(yùn)放的電源抑制比為101.7dB。圖5-11電源抑制比的仿真電路圖5-12運(yùn)放的電源抑制比的幅頻特性5.3瞬態(tài)分析瞬態(tài)分析主要分析所設(shè)計(jì)運(yùn)放的建立時(shí)間以及轉(zhuǎn)換速率，所采用電路結(jié)構(gòu)為單位增益結(jié)構(gòu)，其仿真電路圖如圖5-13所示。輸出端負(fù)載CL=10pF，同相輸入端加0V和5V的高低電平，周期為200μs無時(shí)間延遲的方波脈沖。仿真的結(jié)果如圖5-14所示。圖5-13瞬態(tài)特性仿真電路圖5-14運(yùn)放的轉(zhuǎn)換速率仿真結(jié)果圖如上，由波形的斜率可以確定擺率。經(jīng)計(jì)算得，上升沿的SR+約為：7.98V/μs，下降沿的SR-約為：8.42V/μs。5.4運(yùn)放的功耗分析對運(yùn)放進(jìn)行直流工作點(diǎn)分析，得在直流工作點(diǎn)下的靜態(tài)電流為29.19μA，則運(yùn)放的總功耗P=5×29.19=145.95μW。5.5結(jié)果匯總根據(jù)以上各個(gè)步驟的仿真分析，最后可以得到所設(shè)計(jì)運(yùn)放的性能總結(jié)，如表5-1所示。從仿真結(jié)果可以看出，電壓為5V時(shí)，運(yùn)放的開環(huán)增益有64.2dB，輸入輸出范圍都接近電源電壓，單位增益帶寬達(dá)到了1M以上，相位裕度接近完美的60。CMRR以及PSRR皆達(dá)到了100dB以上，運(yùn)放的功耗僅為145.95μW，可以看出所設(shè)計(jì)的運(yùn)算放大器滿足所要求的全部性能。表5-1低功耗運(yùn)算放大器的仿真結(jié)果運(yùn)放參數(shù)仿真結(jié)果電源電壓5V輸入失調(diào)電壓2.7mV輸入共模范圍4.73V輸出電壓擺幅5.0V開環(huán)增益64.2dB單位增益帶寬18M相位裕度60CMRR128.8dBPSRR101.7dB擺率SR8.20V/μs靜態(tài)功耗145.95μW

結(jié)論在查閱了大量的國內(nèi)外文獻(xiàn)后，對國內(nèi)外相關(guān)的論文文獻(xiàn)以及已有的降低功耗的電路結(jié)構(gòu)進(jìn)行了參考和分析，基于CSMC0.6μm工藝完成了一個(gè)低壓低功耗運(yùn)放的設(shè)計(jì)，并使用cadence軟件對所設(shè)計(jì)的電路進(jìn)行了仿真驗(yàn)證。主要工作和結(jié)論如下：1.設(shè)計(jì)采用PMOS差分輸入對結(jié)構(gòu)為輸入級電路，后接一個(gè)簡單偏置電路使其提供偏置電壓，再將電平移位電路與輸出級結(jié)合，使輸出電壓達(dá)到軌對軌，最后接入一個(gè)簡單的RC補(bǔ)償電路。2.仿真結(jié)果表明，在5V電源下，所設(shè)計(jì)的運(yùn)算放大器靜態(tài)電流只有不到30μA，其整體功耗不到200μW，增益達(dá)到64.2dB，單位增益帶寬達(dá)到1M以上，共模抑制比達(dá)128.8dB,電源抑制比達(dá)101.7dB，相位裕度達(dá)到60，滿足了設(shè)計(jì)需要。缺陷與不足：1.由于采用的集成電路工藝較為落后，因此本文所采用的電源電壓為5V，雖然很好的完成了低功耗的任務(wù)，但是對于以電池供電的便攜式設(shè)備，5V的電壓有點(diǎn)過高，有待降低。2.設(shè)計(jì)的電路還存在如存在零點(diǎn)漂移現(xiàn)象的缺陷。3.未完成版圖設(shè)計(jì)。參考文獻(xiàn)王灤平著.電路基礎(chǔ)與產(chǎn)品制作：西北工業(yè)大學(xué)出版社，2016.08：第71頁.何遲.低壓軌到軌運(yùn)算放大器的設(shè)計(jì)[D].南京郵電大學(xué)，2013.SharanT,NathNK.Low-power,foldescascodenearrail-to-railOTAformoderatefrequencysignalprocessing[C].2017InternationalConferenceonInnovationsinElectronics,SignalProcessingandCommunication(IESC),IEEE.2017:5-10.AbdelfattahO,RobertsGW,ShihI,etal.Anultra-low-voltageCMOSprocess-insensitiveself-biasedOTAwithrail-to-railinputrange[J].IEEETransactionsonCircuitsandSystemsI:RegularPaper,2015,62(10):2380-2390.MalavoltaLL,MorenoRL,PimentaTC.Aself-biasedoperationalamplifierofconstantgmfor1.5Vrail-to-railoperationin130nmCMOS[C].201628thInternationalConferenceonMicroelectronics(ICM),IEEE,2016:45-48.ChatterjeeS,TsividisY,KingetP.0.5-VanalogcircuittechniquesandtheirapplicationinOTAandfilterdesign[J].IEEEjournalofsolid-statecircuits,2005,40(12):2373-2387.stoicaL,GhandiR,ChenCP,etal.A200℃generalpurposerail-to-railcomplementaryinputclass-ABoperationalamplifierforhightemperatureapplications[C].2017InternationalSymposiumonSignals,CircuitsandSystems(SSCS),IEEE.2017:1-4.NagyL,ArbetD,KovacM,etal.Designandperformanceanalysisofultra-lowvoltagerail-to-railcomparatorin130nmCMoStechnology[C].2018IEEE21stInternationalSymposiumonDesignandDiagnosticsofElectronicCircuits&Systems(DDECS),IEEE.2018:51-54.馬曉龍.新型Rail-to-Rail運(yùn)算放大器的研究與設(shè)計(jì)[D].西北大學(xué)，2002.李宇佳.基于0.18um工藝低電壓、低功耗CMOS運(yùn)算放大器的設(shè)計(jì)與研究[D].黑龍江大學(xué)，2012.BlalockBJ,AllenPE,Rincon-MoraGA.Designing1-VopampsusingstandarddigitalCMOStechnology[J].IEEETransactionsonCircuitsandSystemsⅡ:AnalogandDigitalSignalProcessing,1998,45(7):769-780.DeCarvalhoFerreiraLH,PimentaTC.Anultralow-voltageultralowpowerrail-to-railCMOSOTAMiller[C].The2004IEEEAsia-PacificConferenceonCircuitsandSystems,2004Proceedings,IEEE,2004:953-956.PadillaI,Ramirez-AnguloJ,CavajalRG,etal.Lowvoltagerail-to-railoperationalamplifierbasedonflippedvoltagefollowers[C].48thMidwestSymposiumonCircuitsandSystems,IEEE,2005:267-270.ChowHC,WengPN.Alowvoltagerail-to-railOPAMPdesignforbiomedicalsignalfilteringapplica