2025年公務(wù)員行測計算機組成原理專項強化試卷考試時間：______分鐘總分：______分姓名：______一、選擇題（請將正確選項的代表字母填寫在題干后的括號內(nèi)）1.在計算機系統(tǒng)中，馮·諾依曼體系結(jié)構(gòu)的核心思想之一是（）。A.程序存儲執(zhí)行B.以運算器為中心C.采用二進制表示D.存儲程序控制2.用8位二進制補碼表示帶符號的整數(shù)，能表示的整數(shù)范圍是（）。A.-128到+127B.-127到+127C.-128到+128D.-127到+1283.在計算機中，采用補碼進行加減運算的主要優(yōu)點是（）。A.可以簡化運算器的電路設(shè)計B.避免了符號位處理C.能自然地表示負(fù)數(shù)D.以上都是4.若一個字符在計算機中用8位存儲，采用ASCII碼表示，則字符'A'與字符'a'的二進制表示（）。A.完全相同B.僅最高位不同C.僅最低位不同D.兩者無關(guān)5.在計算機內(nèi)部，信息通常是以（）形式進行傳輸和處理的。A.BCD碼B.十六進制C.二進制D.ASCII碼6.計算機中用于暫時存放CPU即將處理的數(shù)據(jù)或指令的部件是（）。A.主存B.輔存C.寄存器D.運算器7.計算機系統(tǒng)中，Cache的作用是（）。A.容量最大的存儲器B.速度最快的存儲器C.備份存儲器D.只讀存儲器8.在計算機的存儲器系統(tǒng)中，Cache與主存之間采用（）進行地址映射。A.透明映射B.全相聯(lián)映射C.直接映射或組相聯(lián)映射D.按需映射9.采用直接映射方式，若Cache有128個塊，每個塊有16字節(jié)，主存有256K字節(jié)，則主存地址需要（）位來指定Cache塊地址。A.7B.8C.9D.1010.Cache中發(fā)生“未命中”（Miss）時，通常需要從（）中讀取數(shù)據(jù)。A.運算器B.主存C.輔存D.寄存器11.計算機中執(zhí)行指令序列的核心部件是（）。A.運算器B.存儲器C.控制器D.總線12.控制器（CU）的主要功能不包括（）。A.指令譯碼B.產(chǎn)生控制信號C.執(zhí)行算術(shù)運算D.管理存儲器訪問13.CPU的主要性能指標(biāo)通常用（）來衡量。A.容量B.速度（主頻）C.位寬D.價格14.在計算機系統(tǒng)中，中斷是指（）。A.CPU執(zhí)行一條特殊指令B.外部設(shè)備請求CPU服務(wù)C.程序發(fā)生嚴(yán)重錯誤D.CPU對存儲器進行訪問15.DMA（直接存儲器訪問）方式的主要目的是（）。A.提高CPU與外設(shè)并行工作能力B.減少CPU的負(fù)載C.加快數(shù)據(jù)傳輸速率D.以上都是16.總線按傳輸信息分類，不包括（）。A.數(shù)據(jù)總線B.地址總線C.控制總線D.通信總線17.I/O接口位于（）之間。A.CPU和主存B.主存和輔存C.CPU和外設(shè)D.運算器和控制器18.計算機系統(tǒng)中，實現(xiàn)程序控制信息與CPU之間傳送的部件是（）。A.數(shù)據(jù)通路B.時序系統(tǒng)C.指令寄存器D.控制器19.在指令系統(tǒng)中，尋址方式用于確定（）。A.指令的操作碼B.指令的執(zhí)行順序C.操作數(shù)的地址D.指令的長度20.下列關(guān)于運算器的敘述，錯誤的是（）。A.運算器是CPU的核心部件B.運算器只能進行算術(shù)運算C.運算器包括加法器和寄存器組D.運算器負(fù)責(zé)指令的解釋執(zhí)行二、判斷題（請將“正確”或“錯誤”填寫在題干后的括號內(nèi)）1.在一個計算機系統(tǒng)中，只能有一種數(shù)據(jù)表示形式。（）2.Cache的引入是為了解決主存容量不足的問題。（）3.硬布線控制器比微程序控制器具有更高的執(zhí)行速度。（）4.指令的執(zhí)行過程包括取指、譯碼、執(zhí)行三個階段。（）5.在采用DMA方式傳輸數(shù)據(jù)時，CPU仍然需要參與數(shù)據(jù)傳輸?shù)倪^程。（）6.地址總線的寬度決定了CPU可直接訪問的存儲器空間大小。（）7.I/O設(shè)備可以直接訪問計算機的內(nèi)存空間。（）8.補碼表示法中，0的補碼表示唯一。（）9.CPU的主頻越高，其每秒能執(zhí)行的指令數(shù)量就一定越多。（）10.馮·諾依曼體系結(jié)構(gòu)的一個主要缺點是存在數(shù)據(jù)通路瓶頸。（）三、簡答題1.簡述原碼、反碼、補碼三種帶符號數(shù)表示法的定義和主要優(yōu)缺點。2.什么是存儲器層次結(jié)構(gòu)？其設(shè)計依據(jù)是什么？3.簡述CPU主要由哪些部分組成，并說明各部分的主要功能。4.什么是中斷？中斷處理過程大致包括哪些步驟？5.什么是總線？總線按功能可分為哪幾類？四、分析題1.假設(shè)某計算機的Cache采用直接映射方式，Cache容量為64KB，分為32個塊，每個塊大小為2KB。主存容量為512KB，分為256個塊，每個塊大小也為2KB。當(dāng)CPU訪問主存地址為`A5F2H`時（假設(shè)采用16位地址線）：a.請計算該地址對應(yīng)的主存塊號。b.請計算該地址對應(yīng)的Cache塊號。c.若該Cache塊為“未命中”，請寫出從主存讀取數(shù)據(jù)到Cache的地址轉(zhuǎn)換過程（需要說明如何從主存塊號得到Cache塊地址以及如何得到塊內(nèi)地址）。2.簡述中斷和DMA兩種I/O控制方式的區(qū)別，并說明它們各自適用于哪些場景。---試卷答案一、選擇題1.A2.A3.D4.B5.C6.C7.B8.C9.C10.B11.D12.C13.B14.B15.D16.D17.C18.D19.C20.B二、判斷題1.錯誤2.錯誤3.正確4.正確5.錯誤6.正確7.錯誤8.正確9.錯誤10.正確三、簡答題1.簡述原碼、反碼、補碼三種帶符號數(shù)表示法的定義和主要優(yōu)缺點。*定義：*原碼：最高位為符號位（0正1負(fù)），其余位表示數(shù)值絕對值。例如，+5的原碼為`00000101`，-5的原碼為`10000101`。*反碼：正數(shù)的反碼與其原碼相同；負(fù)數(shù)的反碼是其原碼除符號位外各位按位取反。例如，+5的反碼為`00000101`，-5的反碼為`11111010`。*補碼：正數(shù)的補碼與其原碼相同；負(fù)數(shù)的補碼是其原碼除符號位外各位按位取反后加1。例如，+5的補碼為`00000101`，-5的補碼為`11111011`。*優(yōu)缺點：*原碼：直觀，但進行加減運算時符號位和數(shù)值部分需要分開處理，運算復(fù)雜，且存在+0和-0兩種表示，不利于計算機內(nèi)部運算。*反碼：一定程度上簡化了減法運算（減去一個數(shù)等于加上它的反碼），但仍存在+0和-0問題，且負(fù)數(shù)的反碼運算相對復(fù)雜。*補碼：克服了原碼和反碼的缺點。補碼加減運算統(tǒng)一，符號位參與運算，無需區(qū)分正負(fù)，且只有一個零表示（0補碼=00000000），極大地簡化了計算機中算術(shù)運算的設(shè)計和實現(xiàn)。是計算機內(nèi)部普遍使用的數(shù)值表示方法。2.什么是存儲器層次結(jié)構(gòu)？其設(shè)計依據(jù)是什么？*定義：存儲器層次結(jié)構(gòu)是指計算機系統(tǒng)中根據(jù)速度、成本、容量等因素，將不同特性的存儲器按一定方式組織起來，形成多個層次構(gòu)成的存儲系統(tǒng)。程序運行時，信息在各級存儲器之間按需自動傳送。通常按速度快慢、訪問周期從上到下依次為：寄存器、Cache、主存（內(nèi)存）、輔存（外存）。*設(shè)計依據(jù)：*成本效益：存儲器性能越好（速度越快、容量越大），單位成本越高。通過層次結(jié)構(gòu)，將速度要求高、成本也高的存儲器用于存放頻繁使用的數(shù)據(jù)和程序（如Cache），將速度要求低、成本也低的大容量存儲器用于存放不常用或后備的數(shù)據(jù)（如輔存），從而在滿足系統(tǒng)性能要求的前提下降低總體成本。*速度匹配：不同層級的存儲器提供不同的訪問速度，層次結(jié)構(gòu)旨在使整個存儲系統(tǒng)的平均訪問速度接近高速存儲器的速度，同時滿足對大容量的需求。*程序訪問的局部性原理：局部性原理指出，程序在執(zhí)行過程中，往往會訪問少數(shù)幾個數(shù)據(jù)或指令，并在一段時間內(nèi)重復(fù)訪問它們（時間局部性），或者程序中相鄰的指令或數(shù)據(jù)地址往往是相關(guān)的（空間局部性）。層次結(jié)構(gòu)正是基于這一原理設(shè)計，將近期最可能被訪問的數(shù)據(jù)和指令放在速度更快的上層存儲器中，提高訪問效率。3.簡述CPU主要由哪些部分組成，并說明各部分的主要功能。*CPU主要由運算器（ALU）和控制單元（CU）兩大部分組成，并包含一些寄存器組。*運算器（ALU-ArithmeticLogicUnit）：主要功能是執(zhí)行算術(shù)運算（如加、減、乘、除）和邏輯運算（如與、或、非、比較）。它是CPU進行數(shù)據(jù)處理的核心部件。*控制單元（CU-ControlUnit）：主要功能是控制計算機各部件協(xié)調(diào)工作。它負(fù)責(zé)從主存中取出指令，對指令進行譯碼，并根據(jù)指令向運算器、存儲器、輸入輸出設(shè)備等發(fā)出控制信號，指揮它們執(zhí)行相應(yīng)的操作，實現(xiàn)指令的功能。*寄存器組：CPU內(nèi)部包含一些特殊的、容量很小但速度非?？斓募拇嫫?，用于暫存指令、數(shù)據(jù)、地址等信息。常見的有程序計數(shù)器（PC）、指令寄存器（IR）、累加器、通用寄存器等。它們是CPU內(nèi)部的數(shù)據(jù)通路和緩沖部件，提高了CPU的工作效率。4.什么是中斷？中斷處理過程大致包括哪些步驟？*定義：中斷是指計算機在執(zhí)行程序過程中，出現(xiàn)某些意外事件（如外部設(shè)備請求服務(wù)、程序發(fā)生錯誤、定時器到期等）請求CPU暫停當(dāng)前工作，轉(zhuǎn)而去處理該事件，處理完畢后再返回原程序斷點繼續(xù)執(zhí)行的過程。這是一種重要的異步控制機制。*中斷處理過程（大致步驟）：1.中斷請求：發(fā)生中斷事件的外設(shè)通過中斷請求線向CPU發(fā)出中斷請求信號。2.中斷判優(yōu)（多中斷時）：若CPU同時接收到多個中斷請求，中斷控制器會根據(jù)優(yōu)先級規(guī)則決定哪個中斷優(yōu)先處理。3.中斷響應(yīng)：CPU在當(dāng)前指令執(zhí)行完畢且滿足中斷允許條件時，發(fā)出中斷響應(yīng)信號。4.保護現(xiàn)場：CPU自動將當(dāng)前程序的狀態(tài)信息（如程序計數(shù)器PC、處理器狀態(tài)字PSW等）保存在主存或寄存器中，以備中斷處理結(jié)束后能返回繼續(xù)執(zhí)行原程序。5.獲取中斷向量：CPU根據(jù)中斷源提供的中斷向量號（或從中斷控制器中獲?。?，找到對應(yīng)的中斷服務(wù)程序入口地址（中斷向量表）。6.跳轉(zhuǎn)執(zhí)行：CPU將中斷服務(wù)程序的入口地址加載到PC，開始執(zhí)行中斷服務(wù)程序，處理中斷事件。7.恢復(fù)現(xiàn)場：中斷服務(wù)程序執(zhí)行完畢，需要將之前保存的程序狀態(tài)信息恢復(fù)到寄存器中。8.中斷返回：CPU執(zhí)行中斷返回指令，從保存的PC中恢復(fù)斷點地址，繼續(xù)執(zhí)行被中斷的程序。5.什么是總線？總線按功能可分為哪幾類？*定義：總線（Bus）是計算機各功能部件之間傳輸信息的公共通路，如同城市中的公路系統(tǒng)。它由一組導(dǎo)線（物理上）和相關(guān)的控制協(xié)議（邏輯上）組成，用于連接CPU、內(nèi)存、I/O接口等部件，實現(xiàn)它們之間的數(shù)據(jù)、地址和控制信息的交換。*按功能分類：*數(shù)據(jù)總線（DataBus）：用于在CPU與內(nèi)存、CPU與I/O接口之間傳輸數(shù)據(jù)信息。其位數(shù)（寬度）決定了每次能傳輸?shù)臄?shù)據(jù)量。*地址總線（AddressBus）：用于CPU向內(nèi)存或I/O接口發(fā)出地址信號，指定要訪問的存儲單元或設(shè)備端口。其位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小或I/O端口數(shù)量。*控制總線（ControlBus）：用于傳輸控制信號和時序信號?？刂菩盘柊ㄗx/寫信號、中斷請求/響應(yīng)信號、總線請求/授權(quán)信號、時鐘信號等，用于協(xié)調(diào)和指揮總線上的數(shù)據(jù)傳輸。四、分析題1.假設(shè)某計算機的Cache采用直接映射方式，Cache容量為64KB，分為32個塊，每個塊大小為2KB。主存容量為512KB，分為256個塊，每個塊大小也為2KB。當(dāng)CPU訪問主存地址為`A5F2H`時（假設(shè)采用16位地址線）：a.請計算該地址對應(yīng)的主存塊號。b.請計算該地址對應(yīng)的Cache塊號。c.若該Cache塊為“未命中”，請寫出從主存讀取數(shù)據(jù)到Cache的地址轉(zhuǎn)換過程（需要說明如何從主存塊號得到Cache塊地址以及如何得到塊內(nèi)地址）。*a.計算主存塊號：*主存地址為`A5F2H`，采用16位地址線，地址范圍`0000H`至`FFFFH`。*主存分為256個塊，每個塊2KB（`1KB=1024B`，即`2^{10}B`），則塊大小為`2^{11}B=2048B`。*主存地址`A5F2H`的二進制為`1010010111110010`。*主存塊地址是從最高位開始的塊內(nèi)偏移量之前的部分，即`10100101`。*將`10100101`轉(zhuǎn)換為十進制：`1*2^6+0*2^5+1*2^4+0*2^3+1*2^2+0*2^1+1*2^0=64+16+8+4+1=93`。*所以主存塊號為`5DH`（`93`的十六進制表示）。*b.計算Cache塊號：*Cache采用直接映射方式，主存塊號`m`直接映射到Cache塊號`c`，即`c=m`。*因此，主存塊號`5DH`對應(yīng)的Cache塊號為`5DH`。*c.未命中時從主存讀取數(shù)據(jù)到Cache的地址轉(zhuǎn)換過程：*當(dāng)CPU訪問主存地址`A5F2H`，發(fā)現(xiàn)Cache塊號`5DH`為“未命中”。*CPU需要從主存中讀取包含該地址的數(shù)據(jù)塊（主存塊號`5DH`）傳送到Cache的對應(yīng)塊（Cache塊號`5DH`）。*地址轉(zhuǎn)換過程：1.確定主存塊號：如(a)中計算，主存地址`A5F2H`對應(yīng)的主存塊號為`5DH`。2.確定Cache塊號：根據(jù)直接映射規(guī)則，主存塊號`5DH`直接映射到Cache塊號`5DH`。3.形成主存塊內(nèi)地址：主存地址`A5F2H`相對于主存塊`5DH`的偏移量。主存塊`5DH`的地址范圍是`5D00H`至`5DFFH`。計算偏移量：`A5F2H-5D00H=05F2H`。所以，主存塊內(nèi)地址為`05F2H`。4.形成Cache塊內(nèi)地址：Cache塊`5DH`的地址范圍是`5D00H`至`5DFFH`。CPU讀取的數(shù)據(jù)將存放在Cache塊`5DH`的塊內(nèi)地址位置。由于CPU訪問的是主存地址`A5F2H`，其塊內(nèi)偏移量與主存塊內(nèi)偏移量相同，即`05F2H`。因此，數(shù)據(jù)存入Cache塊`5DH`的地址`05F2H`。*總結(jié)：從主存讀取數(shù)據(jù)到Cache的過程，是將主存地址按“塊”進行傳輸。CPU提供主存地址`A5F2H`，系統(tǒng)根據(jù)映射方式確定主存塊號`5DH`和Cache塊號`5DH`。從主存塊`5DH`中讀取整個塊（`5D00H`至`5DFFH`）的數(shù)據(jù)，并將這整個塊的數(shù)據(jù)寫入Cache塊`5DH`（`5D00H`至`5DFFH`）。其中，主存地址`A5F2H`對應(yīng)的塊內(nèi)偏移量`05F2H`也確定了數(shù)據(jù)在Cache塊內(nèi)的存放位置。2.簡述中斷和DMA兩種I/O控制方式的區(qū)別，并說明它們各自適用于哪些場景。*區(qū)別：*工作方式：*中斷（Interrupt）：CPU在執(zhí)行指令間隙，響應(yīng)外設(shè)的請求，暫停當(dāng)前任務(wù)，轉(zhuǎn)去執(zhí)行一個特定的服務(wù)程序（中斷服務(wù)程序）來處理I/O事務(wù)。處理完畢后，CPU返回繼續(xù)執(zhí)行原任務(wù)。CPU在此過程中直接參與I/O操作的管理。*DMA（DirectMemoryA