計(jì)算機(jī)2025年計(jì)算機(jī)體系結(jié)構(gòu)模擬卷考試時(shí)間：______分鐘總分：______分姓名：______一、選擇題（每小題2分，共30分。下列每小題均有四個(gè)選項(xiàng)，其中只有一個(gè)選項(xiàng)是符合題目要求的，請(qǐng)將正確選項(xiàng)的字母填在題后的括號(hào)內(nèi)。）1.計(jì)算機(jī)體系結(jié)構(gòu)是指計(jì)算機(jī)的（）。A.硬件系統(tǒng)B.軟件系統(tǒng)C.硬件與軟件的接口D.硬件系統(tǒng)與軟件系統(tǒng)的總和2.在計(jì)算機(jī)中，信息最常用的存儲(chǔ)單位是（）。A.位（bit）B.字節(jié)（Byte）C.字（Word）D.字節(jié)（Byte）和字（Word）都可能，取決于具體機(jī)器3.采用二進(jìn)制補(bǔ)碼表示法，[-7]6和[+7]6的二進(jìn)制代碼分別是（）。A.1101和0111B.0111和1101C.1111和0001D.1001和01114.指令系統(tǒng)中，采用立即尋址方式時(shí)，操作數(shù)直接包含在（）。A.指令的操作碼字段B.指令的地址碼字段C.程序計(jì)數(shù)器（PC）D.累加器5.在指令流水線中，提高流水線吞吐率的主要方法是（）。A.增加流水線級(jí)數(shù)B.減少每級(jí)流水線的延遲C.采用更長(zhǎng)的指令格式D.增加每級(jí)流水線的寬度6.CPU中，用于暫存指令和數(shù)據(jù)，并能進(jìn)行算術(shù)邏輯運(yùn)算的部件是（）。A.控制單元（CU）B.算術(shù)邏輯單元（ALU）C.寄存器組D.數(shù)據(jù)通路7.Cache采用全相聯(lián)映射方式的主要優(yōu)點(diǎn)是（）。A.地址變換簡(jiǎn)單B.空間利用率高C.譯碼器復(fù)雜度低D.缺失率最低8.主存儲(chǔ)器（RAM）和輔助存儲(chǔ)器（如硬盤）的主要區(qū)別之一是（）。A.存儲(chǔ)容量B.存取速度C.成本D.以上都是9.虛擬存儲(chǔ)器是為了解決（）問(wèn)題而引入的。A.主存容量不足B.輔存容量不足C.CPU速度太慢D.I/O速度太慢10.采用DMA方式傳輸數(shù)據(jù)時(shí)，CPU在數(shù)據(jù)傳輸過(guò)程中（）。A.必須持續(xù)參與B.可以執(zhí)行其他任務(wù)C.只需在傳輸開(kāi)始和結(jié)束時(shí)參與D.完全無(wú)需參與11.總線中，用于傳輸?shù)刂沸畔⒌目偩€是（）。A.數(shù)據(jù)總線B.地址總線C.控制總線D.信號(hào)總線12.在計(jì)算機(jī)系統(tǒng)中，I/O接口位于（）之間。A.CPU和主存B.主存和輔存C.CPU和I/O設(shè)備D.I/O設(shè)備和電源13.并行處理的目標(biāo)主要是（）。A.提高計(jì)算機(jī)的運(yùn)算速度B.降低計(jì)算機(jī)的功耗C.增加計(jì)算機(jī)的存儲(chǔ)容量D.減少計(jì)算機(jī)的硬件成本14.RISC指令系統(tǒng)的特點(diǎn)是（）。A.指令格式復(fù)雜，功能強(qiáng)大B.指令格式簡(jiǎn)單，執(zhí)行速度慢C.指令格式簡(jiǎn)單，功能固定D.指令格式復(fù)雜，執(zhí)行速度快15.硬布線控制器是利用（）來(lái)實(shí)現(xiàn)指令控制的。A.硬件邏輯門電路B.微程序C.軟件程序D.專用芯片二、填空題（每空1分，共15分。請(qǐng)將答案填寫(xiě)在橫線上。）1.計(jì)算機(jī)性能的常用指標(biāo)有______和______。2.浮點(diǎn)數(shù)由______部分和______部分組成。3.指令流水線的主要性能指標(biāo)是______和______。4.Cache與主存之間的數(shù)據(jù)拷貝通常采用______策略。5.虛擬存儲(chǔ)器需要硬件和______軟件共同支持。6.I/O控制方式主要有______、______和______。7.總線仲裁算法主要有______和______兩種。8.在存儲(chǔ)器層次結(jié)構(gòu)中，______位于最上層，______位于最下層。9.CPU性能提高的重要技術(shù)之一是______。10.并行計(jì)算的基本思想是將一個(gè)大問(wèn)題分解為多個(gè)______的小問(wèn)題，并行求解。三、簡(jiǎn)答題（每小題5分，共20分。請(qǐng)簡(jiǎn)要回答下列問(wèn)題。）1.簡(jiǎn)述CISC和RISC指令系統(tǒng)的區(qū)別。2.什么是Cache的“時(shí)間局部性”原理？Cache是如何利用這一原理工作的？3.簡(jiǎn)述中斷過(guò)程的主要步驟。4.什么是總線？總線通常包含哪幾種類型？四、計(jì)算題（每小題10分，共20分。請(qǐng)寫(xiě)出計(jì)算步驟和結(jié)果。）1.某計(jì)算機(jī)的CPI為2，每條指令的平均執(zhí)行時(shí)間為5ns，現(xiàn)有100條指令需要執(zhí)行，計(jì)算完成這些指令需要多少時(shí)間？2.某Cache采用4路組相聯(lián)映射，共有128KB的存儲(chǔ)空間，每個(gè)Cache行（組）大小為16KB。主存地址32位，Cache地址位數(shù)為14位。當(dāng)訪問(wèn)主存地址為H2A8FCH的單元時(shí)，請(qǐng)計(jì)算：（1）主存塊號(hào)是多少？（2）對(duì)應(yīng)的Cache組號(hào)是多少？（3）如果該塊在Cache中命中，請(qǐng)給出其在Cache中的行號(hào)（或標(biāo)記）。五、綜合題（10分。請(qǐng)根據(jù)要求進(jìn)行分析或設(shè)計(jì)。）分析提高指令流水線性能的幾種主要技術(shù)手段，并簡(jiǎn)要說(shuō)明其原理。試卷答案一、選擇題1.D2.B3.A4.B5.B6.B7.D8.B9.A10.B11.B12.C13.A14.C15.A二、填空題1.運(yùn)算速度，可靠性2.符號(hào)，尾數(shù)3.吞吐率，執(zhí)行時(shí)間4.寫(xiě)回（Write-Back）5.軟件6.程序查詢，中斷，DMA7.鏈?zhǔn)?，?jì)數(shù)器8.Cache，主存；輔存，寄存器9.多核處理器10.可并行處理三、簡(jiǎn)答題1.答：CISC（復(fù)雜指令集計(jì)算機(jī)）指令系統(tǒng)指令種類多，格式復(fù)雜，功能強(qiáng)大，但執(zhí)行時(shí)間長(zhǎng)，硬件實(shí)現(xiàn)復(fù)雜。RISC（精簡(jiǎn)指令集計(jì)算機(jī)）指令系統(tǒng)指令種類少，格式簡(jiǎn)單，功能相對(duì)簡(jiǎn)單，但執(zhí)行時(shí)間短，硬件實(shí)現(xiàn)簡(jiǎn)單，易于實(shí)現(xiàn)流水線。2.答：時(shí)間局部性原理是指如果某個(gè)數(shù)據(jù)項(xiàng)被訪問(wèn)，那么它很快會(huì)被再次訪問(wèn)。Cache利用這一原理，將近期頻繁訪問(wèn)的數(shù)據(jù)塊存放在速度快的Cache中，當(dāng)再次訪問(wèn)這些數(shù)據(jù)時(shí)，可以直接在Cache中找到，從而提高訪問(wèn)速度。3.答：中斷過(guò)程的主要步驟包括：中斷請(qǐng)求、中斷判優(yōu)、中斷響應(yīng)、保護(hù)現(xiàn)場(chǎng)、執(zhí)行中斷服務(wù)程序、恢復(fù)現(xiàn)場(chǎng)、中斷返回。4.答：總線是計(jì)算機(jī)系統(tǒng)中各部件之間傳送信息的公共通路?？偩€通常包含數(shù)據(jù)總線、地址總線和控制總線三種類型。數(shù)據(jù)總線用于傳輸數(shù)據(jù)，地址總線用于指定數(shù)據(jù)傳輸?shù)牡刂?，控制總線用于傳輸控制信號(hào)。四、計(jì)算題1.解：總執(zhí)行時(shí)間=指令條數(shù)×CPI×平均指令執(zhí)行時(shí)間總執(zhí)行時(shí)間=100×2×5ns=1000ns答：完成這些指令需要1000ns時(shí)間。2.解：（1）主存地址空間大小=2^17B=128MB每塊大小=2^14B=16KB=2^4KB=16*1024B=2^8*1024B=2^16B主存塊號(hào)位數(shù)=log2(128MB/16KB)=log2(128*1024/16)=log2(8*1024)=log2(2^3*2^10)=log2(2^13)=13位主存地址=32位，Cache地址=14位主存塊號(hào)=地址低位的13位，即H2A8FCH的低13位，為H8FCH。塊號(hào)=8FC16=3518。（2）Cache大小=128KB=2^7*1024B=2^7*2^10B=2^17B每行大小=16KB=2^14BCache行數(shù)（組數(shù)）=Cache總大小/每行大小=2^17B/2^14B=2^3=8組組相聯(lián)映射中，組號(hào)位數(shù)=log2(組數(shù))=log2(8)=3位主存塊號(hào)H8FCH的前3位為組號(hào)，即H8FCH的前3位H2A，組號(hào)=2A16=42。（3）若命中，標(biāo)記=主存塊號(hào)，行號(hào)（組內(nèi)行號(hào)/標(biāo)記）=主存塊號(hào)（或標(biāo)記）的低(路數(shù)-1)位。標(biāo)記H8FCH高(地址總線條數(shù)-組號(hào)位數(shù)-標(biāo)記位數(shù))位為H，即H28FCH。組內(nèi)行號(hào)=H8FCH的低(4-1)位，即H8FCH的低3位H8CH。行號(hào)=8C16=204。答：（1）主存塊號(hào)是3518（十六進(jìn)制為H8FCH）。（2）對(duì)應(yīng)的Cache組號(hào)是42（十六進(jìn)制為H2A）。（3）命中時(shí)行號(hào)（組內(nèi)標(biāo)記）是204（十六進(jìn)制為H8C）。五、綜合題答：提高指令流水線性能的主要技術(shù)手段有：1.指令流水線優(yōu)化：將指令執(zhí)行過(guò)程分解為多個(gè)階段，并行執(zhí)行不同指令的不同階段，提高吞吐率。2.超標(biāo)量技術(shù)：設(shè)置多個(gè)流水線，可以同時(shí)執(zhí)行多條指令，顯著提高指令執(zhí)行速度。3.亂序執(zhí)行（Out-of-OrderExecution）：允許在保證數(shù)據(jù)依賴和指令順序的前提下，根據(jù)資源可用情況動(dòng)態(tài)地重新排列指令的執(zhí)行順序，提高流水線利用率。4.分支預(yù)測(cè)（BranchPrediction）：預(yù)測(cè)程序中分支指令的跳轉(zhuǎn)方向，提前啟動(dòng)下一條指令的執(zhí)行，減少因分支指令導(dǎo)致的流