1、電子復(fù)習(xí)問題8一、填補(bǔ)問題一、(37)10=()2=()8=()16。2、OD門稱為()門，連接多個(gè)OD門的輸出就可以實(shí)現(xiàn)()功能。3、d觸發(fā)具有()功能，其特性方程式為()。4 .將jk觸發(fā)轉(zhuǎn)換為t觸發(fā)并使其動(dòng)作時(shí)，jk觸發(fā)的輸入側(cè)J=()、K=()。5、多諧振蕩器有()個(gè)穩(wěn)定狀態(tài)。二、選擇問題請(qǐng)用8421BCD碼表示十進(jìn)制數(shù)231。 會(huì)變成以下情況。a，10111 B，c，00001 D，12、如果決定一件事的所有條件都有一個(gè)，就會(huì)發(fā)生這種情況，這樣的邏輯關(guān)系稱為()邏輯。a或b、非c、和d或非3、邏輯表達(dá)式A BC=()。a、ab、ac、ab、d、ac4 .如果函數(shù)表達(dá)式是，則逆函數(shù)的表

2、達(dá)式為()a、b、c、(A B)(B C) D，5 .只要不影響邏輯功能，就可以進(jìn)行CMOS和非柵極的多輸入端子()通過a、接地電平b、接地電平c、浮置d、大電阻接地6 .定時(shí)邏輯電路的輸出狀態(tài)的變化()。a .僅與此時(shí)的輸入信號(hào)的狀態(tài)相關(guān)的b，僅與定時(shí)電路的原始狀態(tài)相關(guān)與c、a .b .相關(guān)的d、輸出信號(hào)的子狀態(tài)7、以下的邏輯電路沒有組合邏輯電路。a、解碼器b、編碼器c、全加法器d、寄存器8、1個(gè)4移位寄存器可構(gòu)成的最長計(jì)數(shù)器的長度為()a、8 B、12 C、15 D、16由9.55s計(jì)時(shí)器構(gòu)成的單穩(wěn)定觸發(fā)的輸出脈沖寬度為()a、0.7RC B、1.1RC C、1.4RC D、1.8RC10

3、 .如果轉(zhuǎn)換后的信號(hào)的上限截止頻率已知為10kHz，則A/D轉(zhuǎn)換器的采樣頻率必須高于() kHz。a、10 B、20 C、30 D、40三、簡化問題1、用代數(shù)法簡化： F=2、利用卡諾圖法的簡化： y=m (0，1，2，3，4，5，8，10，11，12 )四、分析問題CMOS正JK觸發(fā)器的各輸入端的電壓波形如下圖所示，試著描繪了和的波形(將觸發(fā)器初始狀態(tài)設(shè)為0 )。2 .已知的組合邏輯電路如下圖所示： (1)寫出邏輯式進(jìn)行簡化；(2)列舉真值表；(3)分析其具有什么樣的邏輯功能。3 .嘗試下圖所示的時(shí)序邏輯電路。 要求： (1)寫驅(qū)動(dòng)方程式、狀態(tài)方程式(2)畫狀態(tài)遷移圖(3)說明其功能(4)判斷電路能否自啟動(dòng)。五、設(shè)計(jì)問題1 .設(shè)計(jì)三變量一致電路，變量取相同值的輸出設(shè)為1，否則的輸出設(shè)為0。 設(shè)計(jì)要件： (1)進(jìn)行邏輯抽象化(2)列舉真值表(3)寫邏輯公式簡化(4)畫邏輯圖。2 .通過八選一數(shù)據(jù)選擇器74LS151，邏輯函數(shù)Y=。 要求： (1)把變量按A2、A1、A0的順序排列；(2)畫標(biāo)準(zhǔn)函數(shù)式和設(shè)計(jì)過程；(3)畫接線圖。3、測(cè)