1、課程名稱：數(shù)據(jù)收集和智能設(shè)備聲明：王陽學習編號：012100930608類別：通訊1006數(shù)據(jù)采集與智能儀器課程評估(大任務(wù))武漢理工大學信息來源參考書趙茂泰智能儀器原理及應(yīng)用(第三版)電子產(chǎn)業(yè)出版社程德福智能儀器(第二版)機械工業(yè)出版社第1章概述本章應(yīng)了解智能儀器分類、基本結(jié)構(gòu)和特征、智能儀器設(shè)計要點等內(nèi)容考試題(10分)1使用CPLD/FPGA的智能儀表有什么優(yōu)點？第二章數(shù)據(jù)收集技術(shù)本章的要求：數(shù)據(jù)收集系統(tǒng)的配置結(jié)構(gòu)、模擬信號調(diào)理、A/D轉(zhuǎn)換技術(shù)、高速數(shù)據(jù)收集和傳輸、D/A轉(zhuǎn)換技術(shù)、數(shù)據(jù)收集系統(tǒng)設(shè)計考試問題(30分)設(shè)計1 MCS-51單片機控制的程控增益放大器的接口電路。已知，如果輸入信

2、號小于10mv，輸入信號小于1mv，則需要1000的增益，并且每次輸入信號增加1mv時，該增益必須自動減少到100mv的兩倍。(15分)評分標準：硬件原理圖的正確設(shè)計(5分)；正確準備控制程序(5分)；完成仿真調(diào)試，實現(xiàn)基本功能(5點)；使用雙端口RAM或FIFO內(nèi)存改造教科書圖2-22所示的高速數(shù)據(jù)收集系統(tǒng)，繪制收集系統(tǒng)電路圖，簡述其工作過程。(15分)評分標準：硬件電路圖的正確設(shè)計(10分)；準確說明工作流程(5分)；第三章人機界面本章的要求：鍵盤；LED、液晶屏、觸摸屏考試問題(30分)1設(shè)計8031單片機和液晶屏顯示模塊LCM-512-01A的接口電路，上下滾動顯示XXGCXY(6個大

3、寫字母)的控制程序，包括接口電路圖和程序流程圖。評分標準：硬件電路圖的正確設(shè)計(10分)；正確繪制程序流程圖(5點)。正確準備控制程序(5分)；模擬調(diào)試完成(10分鐘)第四章數(shù)據(jù)通信本章說明需求：RS232C、RS485序列匯流排、USB通用序列匯流排、PTR2000無線資料傳輸考試問題(30分)1設(shè)計PC和MCS-51微控制器之間的RS232C數(shù)據(jù)通信接口電路(微控制器端有8位LED顯示屏)，編寫在PC鍵盤上輸入數(shù)字，并在微控制器6位LED上左右滾動顯示屏的通信和顯示程序。評分標準：硬件原理圖的正確設(shè)計(5分)；正確繪制程序流程圖(5點)。正確準備單片機通信方案(5分)；在開發(fā)系統(tǒng)中運行以實

4、現(xiàn)基本功能(10分)。制作現(xiàn)貨，實現(xiàn)基本功能，效果好(5分)。第1章概述考試題(10分)1使用CPLD/FPGA的智能儀表有什么優(yōu)點？除了ASIC的特性外，F(xiàn)PGA/CPLD芯片還是一種特殊的ASIC芯片，具有以下優(yōu)點：(1)隨著VLSI過程的增加，F(xiàn)PGA/CPLD的規(guī)模也在擴大，系統(tǒng)整合的能力也在增強。(2)對FPGA/CPLD的資金投入少，開發(fā)成本低；(3)FPGA/CPLD可以反復(fù)編程、清除、使用，也可以在周圍電路不移動的情況下使用其他EPROM執(zhí)行各種功能。(4)FPGA/CPLD芯片電路的實際周期較短。(5)FPGA/CPLD軟件易于學習、易于使用，使設(shè)計人員可以更加專注于電路設(shè)計

5、。FPGA/CPLD適用于正向設(shè)計，有利于保護知識產(chǎn)權(quán)。第二章數(shù)據(jù)收集技術(shù)考試問題(30分)設(shè)計1 MCS-51單片機控制的程控增益放大器的接口電路。已知，如果輸入信號小于10mv，輸入信號小于1mv，則需要1000的增益，并且每次輸入信號增加1mv時，該增益必須自動減少到100mv的兩倍。(15分)評分標準：硬件原理圖的正確設(shè)計(5分)；正確準備控制程序(5分)；完成仿真調(diào)試，實現(xiàn)基本功能(5點)；1硬件原理圖2方塊圖3計劃陣列合并測試程序#includeUsing namespace STDInt main()Int i、j；float k；float C72；Float a 8=1，1.

6、5，2，2.7，3.3，5.1，6.8，10 ；Float b 8=1，1.5，2，2.7，3.3，5.1，6.8，10 ；for(I=0)；i8；I)for(j=0)；j8；j)cI * 8j 1=AI* Bj/(AIBj)；CoutCj 1)k=Cj；Cj=Cj 1；cj 1=k；for(I=1)；I=72I)CoutUsing namespace STDInt i、b、c、d、e；float a；Int geti(float c36，float a)If(a=c35)for(I=0)；cIa；B=geti(B，a)；C=getjk(C，b)；d=c/10；e=c；Cout0j-)；Cha

7、r geti(float c36，float a)If(a=c35)for(I=0)；CivolmaxVolmax=volFloatcodecamp 36=0.5，0.6，0.6667，0.7297，0.75，0.7674，0.8361，0.8571，0.8718，0.9000Unsignedcharcd 36=77，76，75，74，66，73，72，65，71，70，64，55，63，54Int main()Unsigned char volgetInt voltcalChar display4，screen4；LCD init()；display1=-2；PutStr(0，0， Plea

8、se wait！)；While(1)vol get=TLC 549 _ GetAD()；/導(dǎo)入AD數(shù)據(jù)VPP fun(vol get)；/獲得峰值If(P1_5=0)delay(30)；AP=127.0/(vol max-128)；/獲取放大Beishu=geti(Amp，Ap)；/與已知倍數(shù)相比，獲得適當?shù)谋稊?shù)cod=CDbeishu；/倍數(shù)與接腳關(guān)系相對應(yīng)f=Ampbeishu；P1=cod/10；/獲取P1端號值，CD4051門控P2=大邱；/獲取P2端號值，CD4051門控P1=p1P2=p2Voltcal=f * 100display0=volt cal/100；display2=(

9、volt cal 0)/10；display3=volt cal；for(I=0)；i4；I)screenI=displayI48；PutStr(0，0， The Ampi is : )；PutChar(i 6，1，screenI)；4模擬結(jié)果圖1波形顯示圖2最小放大檢測圖3最大放大倍數(shù)檢測使用雙端口RAM或FIFO內(nèi)存改造教科書圖2-22所示的高速數(shù)據(jù)收集系統(tǒng)，繪制收集系統(tǒng)電路圖，簡述其工作過程。(15分)評分標準：硬件電路圖的正確設(shè)計(10分)；準確描述工作流程(5點)1硬件原理圖2作業(yè)過程IDT7206是串行FIFO雙端口RAM單向FIFO雙端口存儲，完全兼容IDT公司容量為16K9的針

10、腳功能。FIFO(先進先出)存儲，因此沒有絕對地址的概念，只有讀取指針和寫入指針的相對位置。相對位置為0表示內(nèi)存為空。使用的存儲容量表示存儲已滿。AD7677是ADI開發(fā)的16位、1MSPS的高速A/D轉(zhuǎn)換器。收集系統(tǒng)的結(jié)構(gòu)圖如上圖所示。使用一個AD7677和兩個IDT7206配置一組最高1MHz的16位采樣率和最高16K的數(shù)據(jù)收集系統(tǒng)。要增加收集樣本長度，只需更改IDT7206。在這種情況下，硬件基本上以相同的方式連接。在該系統(tǒng)中，單片機的作用只是控制采樣時間和采樣完成后對采樣數(shù)據(jù)的處理，在采樣過程中不需要單片機的干預(yù)。一次收集多少可以由硬件決定，也可以由軟件控制。中斷時，單片機首先關(guān)閉采樣脈沖信號(P1 .1輸出為0)將每個點數(shù)據(jù)除以2讀取和處理IDT7206(低存儲)和IDT7206(高存儲)。每個數(shù)據(jù)集的數(shù)量應(yīng)確定為程序數(shù)，也可以使用IDT7206中的EF標志進行查詢。在收集第二組數(shù)據(jù)集之前，重置IDT7206，在IDT7206的RS插針上具有低脈沖，即8031的P1。建議在0針上輸出低脈沖。這樣可以更好地保證FIFORAM的讀、寫指針的穩(wěn)定性。第三章人機界面考試問題(30分)1設(shè)計8031單片機和液晶屏顯示模塊LCM-512-01A的接口電路，上下滾動顯示X