1、第3章TMS320C54x硬件系統(tǒng)設(shè)計3.1 TMS320C54x硬件構(gòu)成部分3.2 TMS320C54x的時鐘和重啟電路設(shè)計3.3電源系統(tǒng)設(shè)計3.4外部內(nèi)存和I/O擴展設(shè)計3.5 A/D和D/a接口設(shè)計3.6 3.3V和5V混合邏輯設(shè)計3.7 JTAG上線了仿真調(diào)試接口電路設(shè)計3.1 TMS320C54x硬件構(gòu)成部分， 典型的DSP營銷對象板包括DSP、存儲器、模擬計程儀控制和處理電路、各種控制通訊端口和通訊通訊端口、用于電源處理和并行處理的同步電路等的大頭針144還包括：按功能生成并接收電源大頭針的管腳控制管腳：用于外部設(shè)備的各種控制信號的地址管腳：外部程序空間， 用于尋址外部數(shù)據(jù)空間、芯

2、片外I/O空間的數(shù)據(jù)大頭針：處理器、外部數(shù)據(jù)存儲器、可編程存儲器、用于在I/O數(shù)據(jù)老虎鉗之間進行1.6二進制位數(shù)據(jù)的殘奧電平傳輸?shù)耐獠恐袛啻箢^針通信端口引腳通用I/O引腳電源端子，C5402以雙電源提供，其端子為cvdd 6.8、9.1、125、142 )、電壓為1.8V，提供給電腦CPU核心的專用電源DVDD(4、3.3、5.6、7.5、112、130 )、電壓為3.3V，提供給各I/O端子的電源VSS(3、1.4、3.4、40、50、57、70、76、93、100 ) 、3.2 TMS320C54x時鐘和重啟電路設(shè)計、3.2.1時鐘電路1 .時鐘控制信號產(chǎn)生的兩種方法：一種是使用外部時鐘源

3、的時鐘控制信號。 外部時鐘源由于可采用頻率穩(wěn)定的石英諧振器、使用方便、價格低廉而得到廣泛應(yīng)用。 第二種是以DSP芯片內(nèi)部的震蕩器構(gòu)成時鐘電路。電容器C1、C2通常有在030pF之間，微調(diào)時鐘頻率的作用，3.2.2 DSP重新定徑套電路的重新定徑套電路的作用確保了電路在微機系統(tǒng)下穩(wěn)定可靠地動作，重新定徑套狀態(tài)決定了芯片的最初狀況。 在C54x重新定徑套時段中，處理器將ST0=1800H、ST1=2900H、IPTR=1FFH :注意：在重新定徑套時段中，處理器不將剩馀狀態(tài)二進制位和棧內(nèi)存指針SP初始化的狀態(tài)位置設(shè)定為初始值。 其中，ARP=0a sm=0a vis=0braf=0c=1c 1.6

4、=0clk off=0cmpt=0drom=0f RCT=0hm=0英寸=0ova=0ovb=0ovly=0sxm=1TC=1xf=1。 注：軟件定徑套影響ST0和ST1暫存器，intm二進制位設(shè)置為1以防止可屏蔽中斷，但不影響PMST暫存器。硬件定徑套方式(2種):上電定徑套、手動(牛鼻子)再定徑套。 重定徑套的重要性：在DSP系統(tǒng)中，重定徑套電路僅占一小部分，但其好壞直接影響系統(tǒng)的穩(wěn)定性。 重定徑套方法：時鐘電路工作后，如果RS引腳出現(xiàn)2個以上外部時鐘周期的低電平，則芯片內(nèi)部的所有相關(guān)暫存器將初始化、重定徑套。 只要RS維持在低電平，芯片就始終處于重新定徑套定狀態(tài)。 在該端子成為高電平之前

5、，芯片內(nèi)的堆計程儀柱無法從FF80H地址執(zhí)行。、RC再定徑套電路P102利用RC電路的延時特性，給再定徑套所需的低電平時間。 在供電中斷的瞬間，因為電容器c的電壓不急劇變化，所以通過電阻r充電，充電時間由RC的乘積值決定。 RC重定徑套電路保證系統(tǒng)正常定徑套。 但是，電功耗大，不可靠。 電源過渡下降時，響應(yīng)速率緩慢，無法生成符合要求的脈沖。 另外，電阻、電容器受到工作環(huán)境、特別是溫度的影響很大。 DSP系統(tǒng)的時鐘頻率高，運行中容易產(chǎn)生噪音和噪音。 2 .專用重定徑套電路RC重定徑套電路的特點：結(jié)構(gòu)簡單，但可靠性差，在惡劣環(huán)境下易受噪聲影響，易引起誤動作。 因此，在要求高的情況下，為了保證設(shè)備的

6、正常工作，必須設(shè)置硬件監(jiān)視電路。 專用再定徑套電路(監(jiān)視再定徑套芯片，通稱“看門狗”電路):監(jiān)視再定徑套芯片是微處理器的監(jiān)視再定徑套IC集成電路，能夠提供通電定徑套、通電定徑套、電壓降定徑套、備用電池切換與看門狗的時序輸出等多種功能。 就像MAXIM公司發(fā)表的MAX706一樣。/圖中示出了適用于、MAX706應(yīng)用： max706dsp的布線。 MR手動重新定徑套端子內(nèi)部有引體向上電阻，可以直接用按鈕接地。 即使通過加電、手動、供電中斷、飛行等方式進行再定徑套，7條腳丫子也至少保持140ms的低水平，保證DSP系統(tǒng)的再定徑套，大幅度提高了系統(tǒng)的抗擾度。、4 x系列的芯片電源，分為核心電源和I/O

7、電源的2種。 I/O電源通常設(shè)計為3.3V；內(nèi)核電源采用3.3V、2.5V或1.8V電源3.3.1 DSP電源設(shè)計(1) 3.3V單電源。 您可以選擇TI公司的TPS7133、TPS7233、TPS7333芯片、Maxim公司的MAX604、MAX748芯片、LT1117-3.3等芯片。 (2)用雙電源供電。 可采用TPS73HD301、TPS73HD325、TPS73HD318等系列芯片。 3.3供電系統(tǒng)設(shè)計，TMS320C5402 DSP的電腦CPU工作電壓為1.8V，芯片上I/O設(shè)備工作電壓為3.3V。 TPS76318是將5V的直流電壓變換為1.8V的電壓調(diào)整器，TPS76333是將5

8、V的直流電壓變換為3.3V的電壓調(diào)整器。 理想情況下，兩個電源必須接通云同步。 如果無法打開云同步，請打開DVDD，然后打開CVDD。3.4外部存儲器和I/O擴展設(shè)計、擴展的原因：對于數(shù)據(jù)運算量和存儲容量高的系統(tǒng)，將DSP芯片用作核心老虎鉗時，由于芯片自身的存儲器和I/O資源有限，因此需要擴展存儲器和I/O。 此外，芯片內(nèi)的ROM通常不可寫入，商品發(fā)貨時硬化的RAM電源斷開，因此，要想在脫離游戲模擬器后接通電源執(zhí)行計程儀程序，需要增設(shè)內(nèi)存。 外部存儲主要分為兩類。 包括ROM RAM、EPROM、E2PROM、閃存等。 分為靜態(tài)RAM(SRAM )和動態(tài)RAM(DRAM )，ROM主要存儲用戶

9、的項目群和系統(tǒng)常數(shù)表，并通常映射在項目群存儲空間。 RAM總是選擇高速RAM，可以作為堆計程儀空間的內(nèi)存，也可以作為數(shù)據(jù)空間的內(nèi)存。 擴展方法： C54x DSP的外部接口由數(shù)據(jù)男低音、地址男低音、片內(nèi)存儲器和用于網(wǎng)站數(shù)據(jù)庫到I/O通訊端口的一系列控制信號線組成。 P104 C54x DSP外部計程儀柱、數(shù)據(jù)存儲器和I/O擴展地址與數(shù)據(jù)男低音復(fù)用(A16或更高的地址男低音僅在地址片外空間時有效)完全用片選擇、讀/寫男同性戀和時間節(jié)點控制擴展。 外部接口總線是一系列殘奧層接口。 它有兩個相互排斥的可選通訊號/MSTRB和/IOSTRB。 前者與外部計程儀程序和數(shù)據(jù)存儲器網(wǎng)站數(shù)據(jù)庫，后者與I/O數(shù)

10、據(jù)老虎鉗網(wǎng)站數(shù)據(jù)庫。 讀/寫信號控制數(shù)據(jù)傳輸?shù)姆较颉?3.4.1外部擴展數(shù)據(jù)存儲器設(shè)計選擇外部存儲器時應(yīng)考慮的主要問題是： (1)在DSP應(yīng)用系統(tǒng)中，使用相同工作電壓的外部存儲器(5V、3.3V、1.8V )，使系統(tǒng)的硬件設(shè)計更加容易，從而提高網(wǎng)站數(shù)據(jù)庫效率。 (2)速度DSP的運算和數(shù)據(jù)網(wǎng)站數(shù)據(jù)庫都很快。 必須選擇高速內(nèi)存進行匹配。 如果存儲器速度不能與DSP同步，則DSP需要插入作為軟件和/或硬件的待機周期以與外部存儲器或外圍設(shè)備交換數(shù)據(jù)。 (3)容量外部存儲器的容量大小由系統(tǒng)的需要決定。 不僅要注意總?cè)萘康拇笮。€要注意數(shù)據(jù)男低音的二進制位數(shù)量。 對于系統(tǒng)設(shè)計，建議您選擇具有相同數(shù)據(jù)男低

11、音二進制位的DSP芯片和外部存儲器。 這有助于簡化軟件設(shè)計。 采用高速數(shù)據(jù)存儲器ICSI64LVl6。 其電源電壓為3.3V，與TMS320C54x周邊電壓相同，可選擇64K字、128K字容量的芯片型號。 在ICSI64LVl6中，分別有1.6主體的地址和數(shù)據(jù)線，在控制線中包含片選信號CE、讀取男同性戀OE、寫入行政許可WE、上位字節(jié)選擇UB和下位字節(jié)選擇LB。 P105、該數(shù)據(jù)存儲器占用64K字的地址(0000H-FFFFh )，如果該數(shù)據(jù)存儲器占用的地址是(2000H-FFFFh )，則ICSI64LVl6的供電電壓為TMS320C54x 應(yīng)如何設(shè)計，3.4.2外部擴展計程儀程序存儲器、C

12、54x計程儀程序地址男低音為1623條，地址男低音數(shù)因芯片配置而異。數(shù)據(jù)男低音是1.6本，可以連接到1.6本的數(shù)據(jù)男低音的各種計程儀程序存儲器。 另外，以C5402和AT公司制造的AT29LVl024 FlashROM為例，C5402有2.0根地址線，最多可以擴展到1M字的柱存儲空間。 AT29LVl024有1.6主體的地址和數(shù)據(jù)線，有3條控制線，分別是芯片選擇、柱寫入線、讀出行政許可線。 p16，如果需要擴展兩個AT29LVl024，他們的地址分別是00000h0FFFFh和100001FFFFh，該如何設(shè)計該接口電路？ 3.4.3 I/O (投入產(chǎn)出接口)擴展電路在一個電子系統(tǒng)中執(zhí)行I/O

13、通訊端口，這是因為TMS320C54x的片內(nèi)公共I/O資源有限，因此在實際應(yīng)用中，可能需要通過投入產(chǎn)出接口完成外圍設(shè)備和DSP之間的連接以常用I/O輸入設(shè)備牛鼻子板和I/O輸出設(shè)備顯視器為例，介紹一種實現(xiàn)TMS320C54x的I/O通訊端口擴展設(shè)計的方法。 液晶顯示電路設(shè)計TMS320C5402芯片和EPSON液晶模塊TCM-A0902的接口設(shè)計，液晶模塊的A0大頭針是數(shù)據(jù)暫存器和指令寄存器選擇大頭針。 當(dāng)A0=1時，相對于液晶的數(shù)據(jù)暫存器動作A0=0時，相對于液晶的指令寄存器動作。 擴展的液晶模塊占用兩個I/O端口地址，數(shù)據(jù)端口地址為0BFFFH，命令端口地址為3FFFH，在TMS320C5

14、402芯片與液晶模塊TCM-A0902的接口設(shè)計中，當(dāng)A0=1時，與液晶的數(shù)據(jù)暫存器進行操作，當(dāng)A0=0時，與液晶相對擴展的液晶模塊占有兩個I/O端口地址，數(shù)據(jù)端口地址為BFFFH，指令端口地址為3FFFH，指令端口地址：COMMP=CFFFH，數(shù)據(jù)端口地址：DATAP=EFFFH，牛鼻子板接口電路設(shè)計，用鎖存器74HC573打開3.5的沉積基質(zhì)鍵盤74HC573是具有輸出使能和閂鎖控制端子的閂鎖緩沖器。 另外，牛鼻子板擴展占有2個I/O端口地址，讀取牛鼻子板地址是0EFFFH，寫入牛鼻子板端口地址是0DFFFH。 大頭針說明74HC573的真值表，接續(xù)圖：讀取牛鼻子板地址為7FFFH，寫入牛

15、鼻子板地址為0BFFFH，工作原理，牛鼻子的識別，寫入通訊端口輸出，WKEYP=00000； 讀取通訊端口輸入，讀取RKEYP。 的雙曲正切值。 的雙曲正切值。 RKEYP=111時，選擇不按下按牛鼻子。 在RKEYP111的情況下，按下按牛鼻子。x、行掃描確認(rèn)牛鼻子的位置、行掃描：依次向各行的行輸入0信號，檢測對應(yīng)的列信號。 從WKEYP通訊端口中依次輸出行查詢密碼：11110 x0:11101 x1； 11011X2； 10111X3； 01111X4。從RKEYP通訊端口讀入狀態(tài)，對讀入的數(shù)據(jù)進行查詢，決定列查詢密碼。110Y0； 101Y1； 011Y2 、x、綜合擴展應(yīng)用、plump

16、存儲器、數(shù)據(jù)存儲器和I/O擴展到云同步時，C54x的控制邏輯必須考慮信號的時間節(jié)點和電平組合。擴展圖像、C5402內(nèi)存、顯視器和牛鼻子板連接圖、3.5 A/D和D/A接口設(shè)計A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)：位數(shù)(精度)、轉(zhuǎn)換速度、老虎鉗價格等。 DSP和A/D之間的連接線：讀/寫控制線、芯片選擇線、數(shù)據(jù)線。 數(shù)據(jù)線接入方式：殘奧級和串行。 由于串行連接線少、硬件簡單、許多ADC芯片能夠與DSP串行無縫地連接、即不需要外圍電路，廣泛應(yīng)用TLC320AD50C和DSP的接口電路，但由于串行接口速度低，a 當(dāng)殘奧級男低音與ADC連接時，ADC對應(yīng)于I/O去老虎鉗或存儲器老虎鉗，DSP的男低音被去查詢密碼

17、并網(wǎng)站數(shù)據(jù)庫到ADC，從而進行控制。TMS320VC5402和TLC 320 ad 5.0的接口電路設(shè)計TLC 320 ad 5.0提供了高分辨率的A/D和D/A轉(zhuǎn)換。 TLC320AD50可以通過同步串行連接到DSP。男公關(guān)時鐘、3.6.3v和5V的邏輯設(shè)計，在設(shè)計DSP系統(tǒng)時，當(dāng)然可以采用3.3V芯片設(shè)計，在實際中往往存在混合設(shè)計，在一個系統(tǒng)中存在3.3V和5V系列芯片，直接連接兩種電壓芯片的投入產(chǎn)出5V的芯片可以承受3.3V的電壓，但是因為電平邏輯混亂，所以3.3V的芯片更難承受5V的電壓。 因此，在5V和3.3V芯片共存的系統(tǒng)中，存在混合邏輯設(shè)計(電平變換芯片)的問題。、表3-7 5V TTL、CMOS和3.3V邏輯級參考數(shù)據(jù)、3.7 JTAG上線了仿真