1、1,第四章 組合邏輯電路,2,目錄,4.1概述 4.2 組合邏輯電路的分析和設(shè)計 4.3 常用的組合邏輯集成電路 4.3.1 編碼器 4.3.2 譯碼器（解碼器） 4.3.3 數(shù)據(jù)選擇器 4.3.4 數(shù)值比較器 4.3.5 加法器 4.4 組合邏輯電路中的競爭冒險,3,4.1 概述,組合電路特點,功能上： 結(jié)構(gòu)上：,輸出僅與該時刻的輸入有關(guān),由門電路組成,數(shù)字邏輯電路,組合邏輯電路,時序邏輯電路,主要內(nèi)容 組合電路的分析、設(shè)計方法 常用組合邏輯集成電路,由小規(guī)模集成電路組成,由中規(guī)模集成電路組成,4,組合邏輯電路的一般框圖,Li = f (A1, A2 , , An ) (i=1, 2, ,

2、m),工作特征: 組合邏輯電路工作特點:在任何時刻，電路的輸出狀態(tài)只取決于同一時刻的輸入狀態(tài)而與電路原來的狀態(tài)無關(guān)。,關(guān)于組合邏輯電路,結(jié)構(gòu)特征: 1、輸出、輸入之間沒有反饋延遲通路， 2、不含記憶單元,5,4.2 組合邏輯電路的分析和設(shè)計,組合電路的分析方法,任務(wù)： 目的：,確定給定邏輯圖的邏輯功能。, 了解電路功能 改進電路設(shè)計,邏輯電路功能描述可用表達式、卡諾圖、真值表等多種方法，這里特指用概括的文字進行功能描述。,6,二、分析步驟 由給定的邏輯電路逐級寫出各個輸出端的邏輯表達式，最后得到表示輸出與輸入關(guān)系的邏輯表達式； 化簡和變換邏輯表達式為最小項表達式； 根據(jù)最小項表達式，列出真值表

3、； 由真值表分析其執(zhí)行的邏輯功能； 評價原設(shè)計電路，改進設(shè)計，尋找最佳設(shè)計方案。,7,三、組合邏輯電路的分析舉例,例1 分析如圖所示邏輯電路的功能,1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式,2. 列寫真值表,3. 確定邏輯功能,解：,輸入變量的取值中有奇數(shù) 個1時，L為1，否則L為0, 電路具有奇校驗功能。,如要實現(xiàn)偶校驗，電路應(yīng)做何改變？,8,例2：邏輯電路如右圖所示,解: 寫表達式,9,真值表,可以看出，當(dāng)DCBA表示的二進制數(shù)小于或等于5時Y0為1，這個二進制數(shù)大于5且小于11時Y1為1，當(dāng)這個二進制數(shù)大于或等于11時Y2為1。,功能描述：判別輸入的4位二進制數(shù)數(shù)值的范圍。,10,1、邏輯

4、抽象：根據(jù)實際邏輯問題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；,2、根據(jù)邏輯描述列出真值表；,3、由真值表寫出邏輯表達式；,5、畫出邏輯圖。,4、根據(jù)器件的類型,簡化和變換邏輯表達式；,二、組合邏輯電路的設(shè)計步驟,一、組合邏輯電路的設(shè)計：根據(jù)實際邏輯問題，求出所要求邏輯 功能的最簡單邏輯電路。,組合邏輯電路的設(shè)計,所用門的數(shù)目要最少，且各門輸入端的數(shù)目和電路的級數(shù)也要最少,11,例1 某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設(shè)計一個指示列車等待進站的邏輯電路，3個指示燈一、二、三號分別對應(yīng)特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求

5、當(dāng)特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。當(dāng)特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當(dāng)特快和直快均沒有請求， 而慢車有請求時，三號燈亮。,12,解：1、邏輯抽象,輸入信號: I0、I1、I2分別為特快、直快和慢車的進站請求信號 且有進站請求時為1，沒有請求時為0。,輸出信號: L0、L1、L2分別為3個指示燈的狀態(tài)， 且燈亮為1，燈滅為0。,根據(jù)題意列出真值表,2、寫出各輸出邏輯表達式,L0 = I0,13,真值表,3、 根據(jù)真值表寫出各輸出邏輯表達式,L0 = I0,4、 根據(jù)要求將上式變換為與非形式,14,5、根據(jù)輸出邏輯表達式畫出邏輯圖,15,例2

6、試設(shè)計一個碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二進 制碼?？梢圆捎萌魏芜壿嬮T電路來實現(xiàn)。,解：1、明確邏輯功能，列出真值表。,設(shè)輸入變量為G3、G2、G1、G0為格雷碼，,當(dāng)輸入格雷碼按照從0到15遞增排序時， 可列出邏輯電路真值表,輸出變量B3、B2、B1和B0為自然二進制碼。,16,0 1 1 1,0 1 0 0,0 1 1 0,0 1 0 1,0 1 0 1,0 1 1 1,0 1 0 0,0 1 1 0,0 0 1 1,0 0 1 0,0 0 1 0,0 0 1 1,0 0 0 1,0 0 0 1,0 0 0 0,0 0 0 0,B3 B2 B1 B0,G3 G2 G1 G0,輸 出,輸

7、 入,1 1 1 1,1 0 0 0,1 1 1 0,1 0 0 1,1 1 0 1,1 0 1 1,1 1 0 0,1 0 1 0,1 0 1 1,1 1 1 0,1 0 1 0,1 1 1 1,1 0 0 1,1 1 0 1,1 0 0 0,1 1 0 0,B3 B2 B1 B0,G3 G2 G1 G0,輸 出,輸 入,邏輯電路真值表,17,2、畫出各輸出函數(shù)的卡諾圖，并化簡和變換，寫出最簡輸出邏輯表達式。,18,19,3、根據(jù)邏輯表達式，畫出邏輯圖,20,一般分析組合邏輯電路的功能時，都假定輸入信號處于穩(wěn)定狀態(tài)（靜態(tài)）；若輸入信號處于跳變狀態(tài)（動態(tài)），且門電路的傳輸延遲時間 tpd 不能

8、忽略時，組合邏輯電路就有可能產(chǎn)生競爭冒險現(xiàn)象。,結(jié)果，在t1t2 時間內(nèi)，電路輸出端產(chǎn)生了Y=1的尖峰脈沖,tpd,t1 t2 t3 t4,A,Y,例,設(shè),靜態(tài)時，,動態(tài)，且 tpd 0 時, Y=？,tpd,A,tpd,4.3 組合邏輯電路中的競爭冒險,4.3.1 產(chǎn)生的競爭冒險的原因,21,競爭: 當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象。,冒險: 兩個輸入端的信號取值的變化方向是相反時，如門電路輸出端的邏輯表達式簡化成兩個互補信號相乘或者相加，由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。,尖峰脈沖會使敏感的電路（如觸發(fā)器）誤動作，因此，設(shè)計組合電路時要采取措施加

9、以避免。,22,2線4線譯碼器中的競爭冒險現(xiàn)象（a）電路圖 （b）電壓波形圖,23,檢查是否存在某個變量X，它同時以原變量和反變量的形式出現(xiàn)在函數(shù)表達式中；,1、代數(shù)法：,如何判別競爭冒險是否存在？,檢查有否互補變量,檢查表達式形式,24,解：變量A和C具備競爭的條件, 應(yīng)分別進行檢查。,檢查C：,因此，C發(fā)生變化時不會產(chǎn)生險象.,25,檢查A：, 當(dāng)B=C=1時, A的變化可能使電路產(chǎn)生險象。,26,當(dāng)描述電路的邏輯函數(shù)為“與或”式時, 可采用卡諾圖來判斷是否存在競爭冒險。其方法是觀察是否存在“相切”的卡諾圈, 若存在則可能產(chǎn)生競爭冒險。,2、卡諾圖法,27,因此當(dāng)BD =1，A0時(此時F

10、 =C+C )，電路可能由于C 的變化而產(chǎn)生競爭冒險。,28,有相切的卡諾圖,加搭接塊的卡諾圖,29,3. 實驗方法 在輸入端加所有可能發(fā)生狀態(tài)變化的波形，看輸出端是否有尖峰脈沖。 4. 計算機輔助分析 在計算機上運行電路模擬程序。,30,4.3.2 消去競爭冒險的方法,1. 發(fā)現(xiàn)并消除互補變量,B = C = 0時,),)(,(,C,A,B,A,L,+,+,=,31,2. 增加乘積項,避免互補項相加,，,當(dāng)A=B=1時，根據(jù)邏輯表達式有,當(dāng)A=B=1時,32,卡諾圖中增加卡諾圈以消除相切,相切點，需增加卡諾圈,33,3. 輸出端并聯(lián)電容器,如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以

11、在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對于很窄的負(fù)跳變脈沖起到平波的作用。,420pF,34,（a）電路接法 （b）電壓波形,35,1. 編碼器 (Encoder)的概念與分類,編碼：賦予二進制代碼特定含義的過程稱為編碼。,如：8421BCD碼中，用1000表示數(shù)字8,如：ASCII碼中，用1000001表示字母A等,編碼器：具有編碼功能的邏輯電路。,4.4.1 編碼器,36,如8線-3線編碼器：將8個輸入的信號分別編成 8個3位二進 制數(shù)碼輸出。,如BCD編碼器：將10個編碼輸入信號分別編成10個4位碼輸出。,編碼器的邏輯功能：,能將每一個編碼輸入信號變換為不同的二

12、進制的代碼輸出。,37,編碼器的分類：普通編碼器和優(yōu)先編碼器。,普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生混亂。,優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當(dāng)同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級別，只對其中優(yōu)先權(quán)最高的一個進行編碼。,38,二進制編碼器的結(jié)構(gòu)框圖,1）普通二進制編碼器,2. 編碼器的工作原理,一般而言，N個不同的信號，至少需要n位二進制數(shù)編碼。N和n之間滿足下列關(guān)系: 2nN,39,4線2線普通二進制編碼器,編碼器的輸入為高電平有效。,40,41,2）優(yōu)先編碼器,優(yōu)先編碼器的提出：,實際應(yīng)用中，經(jīng)常有兩個或更多輸入編碼信號同時有

13、效。,必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次 序，即優(yōu)先級別。,識別多個編碼請求信號的優(yōu)先級別，并進行相應(yīng)編碼的邏輯部件稱為優(yōu)先編碼器。,42,1）42 線優(yōu)先編碼器,（1）列出功能表,高,低,（2）寫出邏輯表達式,（3）畫出邏輯電路（略）,輸入編碼信號高電平有效，輸出為二進制代碼,輸入為編碼信號I3 I0 輸出為Y1 Y0,43,存在的問題,當(dāng)I0I1I2I3=0000時，輸出Y0Y1=00；而當(dāng)I0=1時，輸出Y0Y1=00，即輸入條件不同而輸出代碼相同，怎么解決這個問題？,畫出邏輯電路,44,2）8421BCD碼編碼器(2-10進制編碼器),功能要求 10個輸入：設(shè)為I0I9，

14、且高電平有效。 4位二進制代碼輸出：設(shè)為 Y3Y0。,列真值表,最常用的是8421編碼方式，就是在四位二進制代碼的十六種狀態(tài)中取出前面十種狀態(tài)，表示09十個數(shù)碼，后面六種狀態(tài)去掉,45,例：設(shè)計一個鍵控8421BCD碼編碼器,46,（2）由真值表寫出各輸出的邏輯表達式為：,解：（1）列出真值表：,47,代碼輸出,使能標(biāo)志,編碼輸入,（3）邏輯圖,增加控制使能標(biāo)志GS ：,當(dāng)按下S0S9 任意一個鍵時， GS=1，表示有 信號輸入； 當(dāng)S0S9均沒 按下時，GS=0， 表示沒有信號 輸入。,48,優(yōu)先編碼器CD4532的示意框圖、引腳圖,4000系列CMOS集成電路優(yōu)先編碼器,8個輸入，3個輸出

15、 EI、EO為使能輸入和使能輸出 GS為優(yōu)先標(biāo)志,集成電路編碼器,49,CD4532電路圖,50,優(yōu)先編碼器CD4532功能表,為什么要設(shè)計GS、EO輸出信號？,51,用兩片CD4532構(gòu)成16線-4線優(yōu)先編碼器,其邏輯圖如下圖所示，試分析其工作原理。,無編碼輸出,0,0,0 0 0 0 0,0,0,0,0,0,0,0,0,0,0,52,。,1,0 0 0 0,0,若無有效電平輸入,0 1 1 1,哪塊芯片的優(yōu)先級高？,1,若有效電平輸入,0,0,0,0,1,53,。,1,0,1 0 0 0,0,1 1 1 1,0,0,0,0,0,1,54,譯碼器的分類：,譯碼：譯碼是編碼的逆過程，它能將二進

16、制碼翻譯成代表某一特定含義的信號.(即電路的某種狀態(tài)),1 譯碼器的概念與分類,譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。,唯一地址譯碼器,代碼變換器,將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效信號。,將一種代碼轉(zhuǎn)換成另一種代碼。,二進制譯碼器 二十進制譯碼器 顯示譯碼器,常見的唯一地址譯碼器：,4.4.2 譯碼器/數(shù)據(jù)分配器,55,原理 使能輸入端為有效電平時，對應(yīng)每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為非有效電平 用途 作數(shù)據(jù)分配器用 擴展使用,設(shè)輸入端的個數(shù)為n，輸出端的個數(shù)為M, 則有 M=2n,56,2線 - 4線譯碼器的邏輯電路,L,H,H,H,H,H,L,H,L,H

17、,H,L,H,L,H,H,L,H,H,L,L,H,H,H,L,L,L,L,H,H,H,H,H,Y3,Y2,Y1,Y0,A0,A1,E,輸出,輸入,功能表,57,(1)二進制譯碼器,n 個輸入端,使能輸入端,2n個輸出端,設(shè)輸入端的個數(shù)為n，輸出端的個數(shù)為M 則有M=2n,2 集成電路譯碼器,58,(a) 74HC139集成譯碼器（雙2線-4線譯碼器）,59,邏輯符號說明,邏輯符號框外部的符號，表示外部輸入或輸出信號名稱，字母上面的“”號說明該輸入或輸出是低電平有效。符號框內(nèi)部的輸入、輸出變量表示其內(nèi)部的邏輯關(guān)系。在推導(dǎo)表達式的過程中，如果低有效的輸入或輸出變量(如)上面的“”號參與運算(如E變

18、為E )，則在畫邏輯圖或驗證真值表時，注意將其還原為低有效符號。,60,(b)74HC138(74LS138)集成譯碼器（3線-8線譯碼器）,引腳圖,邏輯圖,61,74HC138集成譯碼器,62,74HC138集成譯碼器功能表,63,1、已知下圖所示電路的輸入信號的波形試畫出譯碼器輸出的波形,譯碼器的應(yīng)用,64,2、譯碼器的擴展,用74HC139和74HC138構(gòu)成5線-32線譯碼器,65,3線8線譯碼器的 含三變量函數(shù)的全部最小項。,基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。,3、用譯碼器實現(xiàn)邏輯函數(shù),. . .,當(dāng)E3 =1 ，E2 = E1 = 0時,66,用一片74HC138實現(xiàn)

19、函數(shù),首先將函數(shù)式變換為最小項之和的形式,在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合 邏輯函數(shù).,67,（2）集成二十進制譯碼器74HC42,功能：將8421BCD碼譯成為10個狀態(tài)輸出。,1.電路圖,68,對于BCD代碼以外的偽碼（10101111這6個代碼）Y0 Y9 均為高電平。,2.功能表,69,（3）顯示譯碼器,70,1. 七段顯示譯碼器,（1）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。,71,常用的集成七段顯示譯碼器,-CMOS七段顯示譯碼器74HC4511,72,LT,H,H,L,H,H,H,H,H,L,L,H,H,H,L,9,H,H,H,H,H,H,H,L,L,L,

20、H,H,H,L,8,L,L,L,L,H,H,H,H,H,H,L,H,H,L,7,H,H,H,H,H,L,L,L,H,H,L,H,H,L,6,H,H,L,H,H,L,H,H,L,H,L,H,H,L,5,H,H,L,L,H,H,L,L,L,H,L,H,H,L,4,H,L,L,H,H,H,H,H,H,L,L,H,H,L,3,H,L,H,H,L,H,H,L,H,L,L,H,H,L,2,L,L,L,L,H,H,L,H,L,L,L,H,H,L,1,L,H,H,H,H,H,H,L,L,L,L,H,H,L,0,g,f,e,d,c,b,a,字形,輸 出,輸 入,D3,D2,D1,D0,BL,LE,CMOS七段顯

21、示譯碼器74HC4511功能表,十進制或功能,73,*,*,H,H,H,鎖 存,熄滅,L,L,L,L,L,L,L,H,L,滅 燈,H,H,H,H,H,H,H,L,燈測試,熄滅,L,L,L,L,L,L,L,H,H,H,H,H,H,L,15,熄滅,L,L,L,L,L,L,L,L,H,H,H,H,H,L,14,熄滅,L,L,L,L,L,L,L,H,L,H,H,H,H,L,13,熄滅,L,L,L,L,L,L,L,L,L,H,H,H,H,L,12,熄滅,L,L,L,L,L,L,L,H,H,L,H,H,H,L,11,熄滅,L,L,L,L,L,L,L,L,H,L,H,H,H,L,10,LT,g,f,e,d,

22、c,b,a,字形,輸 出,輸 入,十進制 或功能,BL,LE,D3,D2,D1,D0,CMOS七段顯示譯碼器74HC4511功能表(續(xù)),74,例: 由74HC4511構(gòu)成24小時及分鐘的譯碼電路如圖所示， 試分析小時高位是否具有零熄滅功能。,75,數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開關(guān)，是一種能將從數(shù)據(jù)分時送到多個不同的通道上去的邏輯電路。,數(shù)據(jù)分配器示意圖,用74HC138組成數(shù)據(jù)分配器,76,用譯碼器實現(xiàn)數(shù)據(jù)分配器,0 1 0,C B A,74,HC,138,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,E,3,E,2,E,1,A2,+5V,D=,E,1,Y,0,Y,0

23、,A1,A0,77,74HC138譯碼器作為數(shù)據(jù)分配器時的功能表,78,4.3.3 數(shù)據(jù)選擇器,1、數(shù)據(jù)選擇器的定義與功能,數(shù)據(jù)選擇的功能：在通道選擇信號的作用下，將多個通道的數(shù)據(jù)分時傳送到公共的數(shù)據(jù)通道上去。,數(shù)據(jù)選擇器：能實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個輸入的單刀多擲開關(guān)，又稱“多路開關(guān)” 。,79,1.4選1數(shù)據(jù)選擇器,2位地址碼輸入端,使能信號輸入端，低電平有效,1路數(shù)據(jù)輸出端,（1）邏輯電路,數(shù) 據(jù) 輸 入 端,80,（2）工作原理及邏輯功能,81,74LS151功能框圖,(1)8選1數(shù)據(jù)選擇器74HC151,2、集成電路數(shù)據(jù)選擇器,82,(2)74HC151的邏輯圖,

24、2個互補輸出端,8路數(shù)據(jù)輸入端,1個使能輸入端,3個地址輸入端,74LS151的邏輯圖,83,(3)74HC151的功能表,當(dāng)E=0時,84,用兩片74HC151組成二位八選一的數(shù)據(jù)選擇器,(4)數(shù)據(jù)選擇器的應(yīng)用 1.數(shù)據(jù)選擇器的擴展 位的擴展,85,字的擴展,將兩片74HC151連接成一個16選1的數(shù)據(jù)選擇器，,86,2.數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器,控制Di ，就可得到不同的邏輯函數(shù)。,87,比較Y與L，當(dāng) D3=D5=D6=D7= 1 D0=D1=D2=D4=0時，,Y=L,例1 試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù),解:,88,3.實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換,89,1. 1

25、位數(shù)值比較器(設(shè)計),數(shù)值比較器：對兩位二進制數(shù)進行比較（A、B），以判斷其大小的邏輯電路。,輸入：兩個一位二進制數(shù) A、B,輸出：,4.4.4 數(shù)值比較器,90,1位數(shù)值比較器,91,2、2 位數(shù)值比較器：,輸入：兩個2位二進制數(shù) A=A1 A0 、B=B1 B0,能否用1位數(shù)值比較器設(shè)計兩位數(shù)值比較器?,比較兩個2位二進制數(shù)的大小的電路,當(dāng)高位（A1、B1）不相等時，無需比較低位（A0、B0），高位比較的結(jié)果就是兩個數(shù)的比較結(jié)果。,當(dāng)高位相等時，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。,用一位數(shù)值比較器設(shè)計多位數(shù)值比較器的原則,92,真值表,FAB = (A1B1) + ( A1=B1)(A0

26、B0),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B0),93,FAB = (A1B1) + ( A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B0),94,3.集成數(shù)值比較器,(1) 集成數(shù)值比較器74HC85的功能,74HC85的引腳圖,74HC85是四位數(shù)值比較器 ，其工作原理和兩位數(shù)值比較器相同。,74HC85的示意框圖,95,用兩片74HC85組成8位數(shù)值比較器（串聯(lián)擴展方式）,(2)集成數(shù)值比較器的位數(shù)擴展,輸入: A=A7 A6A5A4A3 A2A1A0 B=

27、B7B6B5B4B3 B2B1B0,96,用兩片74HC85組成16位數(shù)值比較器（串聯(lián)擴展方式）,采用串聯(lián)擴展方式數(shù)值比較器,97,用74HC85組成16位數(shù)值比較器的并聯(lián)擴展方式,98,4.4.5 算術(shù)運算電路,在兩個1位二進制數(shù)相加時，不考慮低位來的進位的相加 - 半加 在兩個二進制數(shù)相加時，考慮低位進位的相加 - 全加 加法器分為半加器和全加器兩種。,半加器,全加器,1、半加器和全加器,兩個4位二進制數(shù)相加:,99,（1） 1位半加器,不考慮低位進位，將兩個1位二進制數(shù)A、B相加的器件,半加器的真值表,邏輯表達式,如用與非門實現(xiàn)最少要幾個門?,C = AB,邏輯圖,100,（2）全加器,全加器真值表,全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，并根據(jù)求和結(jié)果給出該位的進位信號。,101,于是可得全加器的邏輯表達式為,102,加法器的應(yīng)用,全加器真值表,ABC有奇數(shù)個1時S為1； ABC有偶數(shù)個1和全為0時 S為0。 -用全加器組成三位二進制代碼 奇偶校驗器,103,（1）串行進位加法器,如何用1位全加器實現(xiàn)兩個四位二進制數(shù)相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =?,低位的進位信號送給鄰近高位作為輸入信號，采用串行進位加法器運算速度不高。,2.多位數(shù)加法器,104,定義兩個中間變量Gi和P