1、3.4 VHDL的順序語句,變量賦值語句 信號賦值語句 IF語句 CASE語句 LOOP 語句,NEXT語句 EXIT 語句 WAIT語句,注意:這些順序語句均包含在進(jìn)程PROCESS的內(nèi)部,順序語句（Sequential Statements）用來實(shí)現(xiàn)模型的算法描述。,這些語句從多側(cè)面完整地描述數(shù)字系統(tǒng)的硬件結(jié)構(gòu)和基本邏輯功能，其中包括通信的方式、信號的賦值、多層次的元件例化以及系統(tǒng)行為等。,順序語句和并行語句是VHDL程序設(shè)計(jì)中兩大基本描述語句系列。,并行語句（Concurrent Statements）用來表示各模型算法描述之間的連接關(guān)系。,順序語句只能出現(xiàn)在 進(jìn)程（PROCESS） 過

2、程（PROCEDURE） 函數(shù)（FUNCTION） 中，其它都是并行語句。,順序語句是相對于并行語句而言的，其特點(diǎn)是每一條順序語句的執(zhí)行(指仿真執(zhí)行)順序是與它們的書寫順序基本一致的，,理解,一個(gè)進(jìn)程是由一系列順序語句構(gòu)成的，而進(jìn)程本身屬并行語句。也就是說，在同一設(shè)計(jì)實(shí)體中，所有的進(jìn)程是并行執(zhí)行的，每個(gè)進(jìn)程內(nèi)部是順序執(zhí)行的。,VHDL有如下六類基本順序語句：,信號賦值語句 變量賦值語句,1、賦值語句,2、轉(zhuǎn)向控制語句,3、等待語句,4、子程序調(diào)用語句,5、返回語句,6、空操作語句,IF語句 CASE語句 LOOP語句 NEXT語句 EXIT語句,RETURN語句,NULL語句,WAIT語句,過

3、程調(diào)用 函數(shù)調(diào)用,目的變量 := 表達(dá)式；,變量的說明和賦值限定在順序區(qū)域內(nèi)，即只能在進(jìn)程或子程序中使用，它無法傳遞到進(jìn)程之外。,目的信號 = 表達(dá)式；,例：y=1;,例：x:=15;,信號賦值可以在順序區(qū)域內(nèi)作順序語句，也可以在結(jié)構(gòu)體中當(dāng)作并行語句使用。,1、賦值語句,A、變量賦值語句,B、信號賦值語句,進(jìn)程中的信號賦值與變量賦值,LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF1 IS PORT ( CLK,D1 : IN STD_LOGIC ; Q1 : OUT STD_LOGIC ) ; END DFF1; ARCHITEC

4、TURE bhv OF DFF1 IS SIGNAL QQ : STD_LOGIC ; BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN QQ = D1 ; END IF; Q1 = QQ ; END PROCESS ; END bhv;,進(jìn)程中的信號賦值,RTL電路,LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF1 IS PORT ( CLK,D1 : IN STD_LOGIC ; Q1 : OUT STD_LOGIC ) ; END DFF1; ARCHITECTUR

5、E bhv OF DFF1 IS BEGIN PROCESS (CLK) VARIABLE QQ : STD_LOGIC ; BEGIN IF CLKEVENT AND CLK = 1 THEN QQ ：= D1 ; END IF; Q1 = QQ ; END PROCESS ; END bhv;,進(jìn)程中的變量賦值,RTL電路,LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF3 IS PORT ( CLK,D1 : IN STD_LOGIC ; Q1 : OUT STD_LOGIC ) ; END DFF3; ARCHITECTUR

6、E bhv OF DFF3 IS SIGNAL A,B : STD_LOGIC ; BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN A = D1 ; B = A ; Q1= B ; END IF; END PROCESS ; END bhv;,進(jìn)程中的信號賦值,RTL電路,LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF3 IS PORT ( CLK,D1 : IN STD_LOGIC ; Q1 : OUT STD_LOGIC ) ; END DFF3; ARCHITEC

7、TURE bhv OF DFF3 IS BEGIN PROCESS (CLK) VARIABLE A,B : STD_LOGIC ; BEGIN IF CLKEVENT AND CLK = 1 THEN A := D1 ; B := A ; Q1= B ; END IF; END PROCESS ; END bhv;,進(jìn)程中的變量賦值,RTL電路,2、流程控制語句,第一種,第二種,A、IF 語句,IF 條件句 THEN 順序語句; END IF;,IF 條件句 THEN 順序語句; ELSE 順序語句; END IF；,IF語句執(zhí)行時(shí)首先判斷緊跟其后的 條件是否成立,若結(jié)果為TURE,則執(zhí)行關(guān)

8、鍵件詞THEN后的順序語句,否則, 執(zhí)行ELSE (或END IF)后面的語句,IF語句按書寫順序進(jìn)行有序判斷,比較,可實(shí)現(xiàn)優(yōu)先級邏輯控制,IF語句常用于選擇器,比較器,譯碼器等 需要進(jìn)行條件控制的邏輯電路設(shè)計(jì),第三種,IF 條件句1 THEN 順序語句1; ELSIF 條件2 THEN 順序語句2; ELSIF 條件n THEN 順序語句n; ELSE 順序語句n+1; END IF;,IF 條件句 Then IF 條件句 Then . END IF END IF,第 四種,例 ：IF (SET=1) THEN c=b END IF；,例 ： IF (sel=1) THEN c=a; ELS

9、E c=b; END IF;,例 用IF語句描述一個(gè)四選一電路,LIBRARY IEEE； USE IEEE. STE_LOGIC_1164.ALL; ENTITY mux4 IS PORT (input: IN STD_LOGIC_VECTOR (3 DOWNTO 0); sel: IN STD_LOGIC_VECTOR (1 DOWNTO 0); Y: OUT STD_LOGIC); END mux4;,ARCHITECTURE rt1 OF mux4 IS BEGIN PROCESS (input, sel) BEGIN IF (sel=”00”) THEN Y=input (0); E

10、LSIF (Sel=”01”) THEN Y=input (1); ELSIF (Sel=”10”) THEN Y=input (2); ELSE Y=input (3); END IF; END PROCESS; END rt1;,IF語句不僅可用于選擇器設(shè)計(jì)，還可用于比較器，譯碼器等進(jìn)行條件控制的邏輯設(shè)計(jì)。IF語句中至少應(yīng)有一個(gè)條件句，條件句必須由布爾表達(dá)式構(gòu)成，條件表達(dá)式中能使用關(guān)系運(yùn)算操作及邏輯運(yùn)算操作的組合表達(dá)式。,IF語句顛倒條件判別次序，會引起在綜合時(shí)邏輯功能的變化，即IF語句判別條件不可顛倒。,IF語句中，先處理最起始的條件；如果不滿足，再處理下一個(gè)條件。一般把條件約束最多的作

11、為起始條件。,B、CASE 語句,CASE標(biāo)號: CASE 表達(dá)式 IS When 選擇值 = 順序語句； When 選擇值 = 順序語句； . When OTHERS =順序語句； END CASE ；,選擇值可以有四種不同的表達(dá)方式： 單個(gè)普通數(shù)值，如6。 數(shù)值選擇范圍，如(2 TO 4)，表示取值為2、3或4。 并列數(shù)值，如35，表示取值為3或者5。 混合方式，以上三種方式的混合。,例 用CASE語句描述4選1多路選擇器。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY MUX41 IS PORT(S1，S2： IN STD_LOGIC

12、； A，B，C，D：IN STD_LOGIC； Z： OUT STD_LOGIC)； END ENTITY MUX41；,ARCHITECTURE ART OF MUX41 IS SIGNAL S ：STD_LOGIC_VECTOR(1 DOWNTO 0)； BEGIN SZZZZZ=X； END CASE； END PROCESS； END ARCHITECTURE ART；,(1) 條件句中的選擇值必須在表達(dá)式的取值范圍內(nèi)。 (2) 除非所有條件句中的選擇值能完整覆蓋CASE語句中表達(dá)式的取值，否則最末一個(gè)條件句中的選擇必須用“OTHERS”表示。 (3) CASE語句中每一條語句的選擇只

13、能出現(xiàn)一次，不能有相同選擇值的條件語句出現(xiàn)。 (4) CASE語句執(zhí)行中必須選中，且只能選中所列條件語句中的一條。這表明CASE語句中至少要包含一個(gè)條件語句。,使用CASE語句需注意以下幾點(diǎn)：,CASE語句常用來描寫總線行為、編碼器和譯碼器的結(jié)構(gòu)。CASE語句與IF語句功能相似但CASE語句的可讀性好，非常簡潔。,例：case語句的誤用 signal value :integer range 0 to 15; signal out_1:bit; case value is -缺少when條件語句 end case; case value is -分支條件不包含2到15 when 0 =out_

14、1out_1=0; end case,case value is -在5到10上發(fā)生重疊 when 0 to 10 = out_1 out_1=0; end case;,C、LOOP 語句,用法示例： L2 :LOOP a := a+1; EXIT L2 WHEN a 10 ; - 當(dāng)a大于10時(shí)跳出循環(huán) END LOOP L2; .,（1）無限LOOP語句，其語法格式如下：,標(biāo)號: LOOP 順序語句; END LOOP 標(biāo)號 ;,標(biāo)號： FOR 循環(huán)變量 IN 循環(huán)次數(shù)范圍 LOOP 順序語句; END LOOP 標(biāo)號；,（2）FOR LOOP語句，語法格式如下：,循環(huán)變量由循環(huán)次數(shù)范圍確

15、定其類型，無需聲明。循環(huán)變量可用在循環(huán)體中，但一旦循環(huán)結(jié)束，循環(huán)變量不再起作用，即不能把循環(huán)變量的值帶到循環(huán)體外。,用法示例： FOR I IN 0 TO 7 LOOP Tmp:=tmp XOR a (I); END LOOP;,標(biāo)號： WHILE 條件 LOOP 順序語句; END LOOP 標(biāo)號；,（3）WHILE LOOP語句，語法格式如下：,用法示例： WHILE i4 LOOP b:=b AND a(i); vout (i):=b; I:=I+1; END LOOP;,D、NEXT 語句,NEXT； - 第一種語句格式 NEXT LOOP 標(biāo)號； - 第二種語句格式 NEXT LOO

16、P 標(biāo)號 WHEN 條件表達(dá)式； - 第三種語句格式,NEXT有三種用法，其語法格式如下：,當(dāng)LOOP 標(biāo)號缺省時(shí)，則執(zhí)行NEXT 語句時(shí)，即刻無條件終止當(dāng)前的循環(huán)，跳回到本次循環(huán)LOOP語句開始處，開始下一次循環(huán)，否則跳轉(zhuǎn)到指定標(biāo)號的LOOP語句開始處，重新開始執(zhí)行循環(huán)操作。若WHEN子句出現(xiàn)并且條件表達(dá)式的值為TRUE，則執(zhí)行NEXT語句，進(jìn)入跳轉(zhuǎn)操作，否則繼續(xù)向下執(zhí)行。,D、NEXT 語句,在loop語句中next語句用來跳出本次循環(huán)。 格式如下： next LOOP 標(biāo)號 when 條件表達(dá)式； 分三種情況： 1） next: 無條件終止當(dāng)前的循環(huán)，跳回到本次循環(huán)LOOP語句的開始，開

17、始下次循環(huán)。,2） next loop 標(biāo)號； 無條件終止當(dāng)前的循環(huán)，跳轉(zhuǎn)到指定標(biāo)號的LOOP語句的開始處，重新開始執(zhí)行循環(huán)操作。 3） next 標(biāo)號 when 條件表達(dá)式； 當(dāng)條件表達(dá)式的值為true,則執(zhí)行next語句，進(jìn)入跳轉(zhuǎn)操作，否則繼續(xù)向下執(zhí)行。,用法示例： L1： FOR CNT IN 1 TO 8 LOOP S1：A(CNT):=0； NEXT WHEN (B=C)； S2 ：A(CNT+8):=0; END LOOP L1;,當(dāng)程序執(zhí)行到NEXT語句時(shí)，如果條件判斷式（b=c）的結(jié)果為TRUE，將執(zhí)行NEXT語句，并返回到L1，使cnt加1后執(zhí)行S1開始的賦值語句，否則執(zhí)行S

18、2開始的賦值語句。,E、EXIT 語句,EXIT； - 第一種語句格式 EXIT LOOP 標(biāo)號； - 第二種語句格式 EXIT LOOP 標(biāo)號 WHEN 條件表達(dá)式； - 第三種語句格式,EXIT有三種用法，其語法格式如下：,這種語句格式與前述的NEXT 語句的格式和操作功能非常相似，唯一的區(qū)別是NEXT語句是跳向LOOP 語句的起始點(diǎn)，而EXIT語句則是跳向LOOP語句的終點(diǎn)。,EXIT語句為程序需要處理保護(hù)、出錯(cuò)和警告狀態(tài)時(shí)，提供了一種快捷、簡便的調(diào)試方法。,3、等待語句,WAIT語句,wait - 無限等待 wait on - 敏感信號量變化 wait until - 條件滿足（可綜合

19、） wait for - 時(shí)間到,WAIT有四種用法，其語法格式如下：,用法示例1： SIGNAL s1,s2 : STD_LOGIC; . PROCESS BEGIN . WAIT ON s1,s2 ； END PROCESS ；,WAIT ON 信號表 UNTIL 條件表達(dá)式 FOR 時(shí)間表達(dá)式；,用法示例2： . Wait until enable =1;,單獨(dú)的WAIT表示永遠(yuǎn)掛起。,一般地，只有WAIT_UNTIL格式的等待語句可以被綜合器接受(其余語句格式只能在VHDL仿真器中使用) ，WAIT_UNTIL語句有以下三種表達(dá)方式： WAIT UNTIL 信號=Value ； - (

20、1) WAIT UNTIL 信號EVENT AND 信號=Value; - (2) WAIT UNTIL NOT 信號STABLE AND 信號=Value; - (3),如果設(shè)clock為時(shí)鐘信號輸入端，以下四條WAIT語句所設(shè)的進(jìn)程啟動條件都是時(shí)鐘上跳沿，所以它們對應(yīng)的硬件結(jié)構(gòu)是一樣的： WAIT UNTIL clock =1; WAIT UNTIL rising_edge(clock) ; WAIT UNTIL NOT clockSTABLE AND clock =1; WAIT UNTIL clock =1 AND clockEVENT;,例： PROCESS BEGIN rst_lo

21、op : LOOP WAIT UNTIL clock =1 AND clockEVENT; - 等待時(shí)鐘信號 NEXT rst_loop WHEN (rst=1); - 檢測復(fù)位信號rst x = a ; - 無復(fù)位信號，執(zhí)行賦值操作 WAIT UNTIL clock =1 AND clockEVENT; - 等待時(shí)鐘信號 NEXT rst_loop When (rst=1); - 檢測復(fù)位信號rst y = b ; - 無復(fù)位信號，執(zhí)行賦值操作 END LOOP rst_loop ; END PROCESS;,VHDL規(guī)定，已列出敏感量的進(jìn)程中不能使用任何形式的WAIT語句。,【例】 PRO

22、CEDURE rs (SIGNAL s , r : IN STD_LOGIC ; SIGNAL q , nq : INOUT STD_LOGIC) IS BEGIN IF ( s =1 AND r =1) THEN REPORT Forbidden state : s and r are quual to 1; RETURN ; ELSE q = s AND nq AFTER 5 ns ; nq = s AND q AFTER 5 ns ; END IF ; END PROCEDURE rs ;,【例】 FUNCTION opt (a, b, opr :STD_LOGIC) RETURN STD_LOGIC IS BEGIN IF (opr =1) THEN RETURN (a AND b); ELSE RETURN (a OR b) ; END IF ; END FUNCTION opt ;,