1、ARM微處理器及其硬件架構，1.1硬件基礎，1 .馮諾依曼建筑模型，2。馮諾依曼體系結構的特點，1)數(shù)據和指令存儲在內存中，2)被大多數(shù)計算機采用，3)ARM7馮諾依曼體系結構，3。哈佛建筑，4。哈佛體系結構的特點是：1)程序存儲器與數(shù)據存儲器是分開的，2)它提供了大的數(shù)字存儲器帶寬，3)它適用于數(shù)字信號處理，4)大多數(shù)數(shù)字信號處理器是哈佛體系結構，5)ARM9是哈佛體系結構，5) CISC:復雜指令集計算機有大量的指令和尋址模式，8/2原則：80%的程序只使用20%的指令，大多數(shù)程序只需幾條指令就能運行。6.精簡指令集計算機(RISC):精簡指令集計算機只包含通道中最有用的指令，以確保數(shù)據通

2、道快速執(zhí)行每條指令，這使得中央處理器硬件結構的設計更加簡單。為了提高處理器指令流的速度，ARM7系列采用三級流水線，允許同時處理多個操作，而不是順序執(zhí)行。電腦指向正在提取的指令，而不是正在執(zhí)行的指令！7.流水線技術：多條指令可以并行執(zhí)行，提高了中央處理器的運行效率。內部信息流需要順暢的流動。在本例中，六條指令在六個時鐘周期內執(zhí)行。所有操作都在寄存器中(單周期執(zhí)行)。指令周期數(shù)(CPI)=1，8，最佳流水線，9。超標量處理器采用多重流水線結構，10。緩存，1。2.高速緩存的工作原理是一個小而快速的存儲器，它保存一些主存內容的副本。，11，總線和總線橋，12，存儲器系統(tǒng)，隨機存取存儲器：隨機存取存

3、儲器靜態(tài)隨機存取存儲器動態(tài)隨機存取存儲器動態(tài)隨機存取存儲器動態(tài)隨機存取存儲器，1)靜態(tài)隨機存取存儲器比動態(tài)隨機存取存儲器快2)靜態(tài)隨機存取存儲器比動態(tài)隨機存取存儲器消耗更多的功率3)動態(tài)隨機存取存儲器存儲密度比靜態(tài)隨機存取存儲器高得多4)動態(tài)隨機存取存儲器需要定期刷新只讀存儲器。1.2 ARM7處理器內核，ARM7TDMI特有的三級流水線CPI(每指令周期)是1.9 T-Thumb體系結構的擴展，提供兩個獨立的指令集：ARM指令，兩者都是32位Thumb指令。m增強乘法器(32x8)，都是16位D核，具有調試擴展結構，支持64位結果。I-嵌入式醫(yī)療邏輯，1。ARM7TDMI處理器，1.3 AR

4、M架構，1。數(shù)據和指令類型。ARM采用32位架構。ARM的約定是：字節(jié)：8位半字：16位(2字節(jié))字：32位(4字節(jié))大多數(shù)ARM內核提供：ARM指令集(32位)Thumb指令集(16位)Jazelle內核支持Java字節(jié)碼，2。處理器工作模式(有7個arm)，用戶模式：非特權模式，當產生FIQ(快速中斷模式):高優(yōu)先級(快速)中斷時，大多數(shù)任務將進入該模式，當產生IRQ(中斷模式):低優(yōu)先級(正常)中斷時，管理模式將進入該模式。當執(zhí)行復位或軟中斷指令時，將進入此模式。當訪問(數(shù)據和指令)異常時，中止模式：將進入該模式。未定義模式：將在執(zhí)行未定義指令時進入該模式。系統(tǒng)模式：使用與用戶模式相同的

5、特權模式。特權模式=異常模式系統(tǒng)，3。ARM寄存器(37)，當前可見寄存器，30個通用32位寄存器，1個程序計數(shù)器，6個狀態(tài)寄存器，2個。拇指狀態(tài)低寄存器，拇指狀態(tài)高寄存器，注意：系統(tǒng)模式使用用戶模式寄存器集、寄存器組織、ARM寄存器名稱。ARM有37個32位長的寄存器，一個用于個人計算機(程序計數(shù)器)(r15)，一個用于cpsr(當前程序狀態(tài)寄存器)，五個用于spsr(保存的程序狀態(tài)寄存器)。當前處理器的模式決定了哪組寄存器可以操作。任何模式都可以訪問：相應的r0-r12子集相應的R13(堆棧指針，SP)和R14(鏈接寄存器，LR)相應的r15(程序計數(shù)器，Pc)相應的cpsr(當前程序狀態(tài)

6、寄存器)特權模式(系統(tǒng)模式的異常模式除外)也可以訪問；相應的spsr(保存的程序狀態(tài)寄存器)，4。程序狀態(tài)寄存器，條件位：n=alu的負結果z=alu的零結果c=alu操作已執(zhí)行v=alu操作溢出q位：僅限arm 5 te/j架構支持j位指示飽和狀態(tài)。只有ARM 5TE/J架構支持J=1:處理器處于Jazelle狀態(tài)。中斷禁止位：I=1: IRQ是禁止的IRQ。F=1: FIQ是禁止的FIQ。T位僅受ARM xT架構支持。T=0:處理器處于ARM狀態(tài)。T=1:處理器處于拇指狀態(tài)。模式位：處理器模式位，描述，5，程序指針PC (r15)，當處理器在ARM狀態(tài)：下執(zhí)行所有指令時，所有寬度為32位的

7、指令必須字對齊，因此PC值由位31:2決定。位1:0未定義(因此指令不能半字/字節(jié)對齊)。當處理器在拇指狀態(tài)：下執(zhí)行所有指令，并且所有指令都是16位寬時，所有指令必須半字對齊，因此pc值由位：1決定。位0未定義(因此指令不能字節(jié)對齊)。當處理器在Jazelle狀態(tài)：下執(zhí)行所有指令時，8位寬的處理器執(zhí)行字訪問以一次獲取四條指令。6.內存模式下，高端模式下的最高有效字節(jié)(從高到低)由最低有效字節(jié)的字節(jié)地址尋址，低端模式下的最低有效字節(jié)(從低到低)由最低有效字節(jié)的字節(jié)地址尋址。內部或外部中斷源產生并導致處理器處理事件，例如外部中斷或試圖執(zhí)行未定義的指令。在處理異常之前，必須保留處理器的狀態(tài)。2.異常

8、類型FIQ(快速中斷請求)IRQ(中斷請求)不定義指令預取中止數(shù)據中止復位軟件中斷軟件中斷由軟件中斷生成，以獲得管理員模式下的特殊管理功能。根據操作系統(tǒng)的支持，3 .異常優(yōu)先級，復位(最高優(yōu)先級)，(2)數(shù)據中止(3) FIQ (4) IRQ (5)預取中止(6)未定義的指令，軟件中斷(最低優(yōu)先級)，只要發(fā)生異常，正常的程序流將暫時停止。例如，在處理異常之前，必須保存外設中斷服務程序的當前處理器狀態(tài)，以便在處理程序完成后可以恢復最后一個程序。4。異常向量，5。進入異常操作，將下一條指令的地址保存在相應的鏈接寄存器LR (r14)中，將CPSR復制到相應的SPSR，強制CPSR模式位置為對應于異常類型的值，強制程序計數(shù)器指向相應的異常向量，并將下一條指令，例如：用戶模式轉換為IRQ模式，然后轉換為