1、微型計算機原理與接口技術(shù),主 編 何 超,中國水利水電出版社,第12章 數(shù)/模、模/數(shù)轉(zhuǎn)換器及與CPU的接口,12.1 數(shù)/模轉(zhuǎn)換器及其與CPU的接口 12.2 模/數(shù)轉(zhuǎn)換器及其與CPU的接口,在實際控制系統(tǒng)和工業(yè)生產(chǎn)過程中，需要進(jìn)行加工和處理的信號可以分為模擬信號和數(shù)字信號兩種類型。通常，傳感器所檢測的信號如溫度、壓力、流量、速度、濕度等物理量都是隨著時間連續(xù)變化的模擬信號，而現(xiàn)在廣泛使用的微型計算機內(nèi)部都是采用二進(jìn)制表示的數(shù)字量進(jìn)行信號的輸入、存儲、傳輸、加工與輸出。 為了能用計算機對模擬信號進(jìn)行采集、加工和處理，就需要把采集到的模擬信號轉(zhuǎn)換成數(shù)字信號送入到計算機中，同樣 經(jīng)過計算機處理后

2、的數(shù)字信號，要對外部設(shè)備實現(xiàn)控制必須 將數(shù)字信號轉(zhuǎn)換成模擬信號。,第12章 數(shù)模、模數(shù)轉(zhuǎn)換器及與CPU的接口,能夠完成模擬信號轉(zhuǎn)換成數(shù)字信號的過程稱作模/數(shù)轉(zhuǎn)換，簡稱A/D轉(zhuǎn)換。完成A/D 轉(zhuǎn)換的裝置叫A/D 轉(zhuǎn)換器(簡稱ADC)； 同理，能夠完成數(shù)字信號轉(zhuǎn)換成模擬信號的過程稱作數(shù)/模轉(zhuǎn)換，簡稱D/A轉(zhuǎn)換。完成D/A 轉(zhuǎn)換的裝置叫D/A 轉(zhuǎn)換器(簡稱DAC)。,第12章 數(shù)模、模數(shù)轉(zhuǎn)換器及與CPU的接口,第12章 數(shù)模、模數(shù)轉(zhuǎn)換器及與CPU的接口,例1：溫度測控系統(tǒng),例2：速度測控系統(tǒng),例3：紅外線自動門控制系統(tǒng)原理圖,12.1 數(shù)/模轉(zhuǎn)換器及其與CPU的接口,12.1.1 D/A轉(zhuǎn)換器（DA

3、C）的基本原理及其轉(zhuǎn)換特性 12.1.2 D/A芯片的性能參數(shù)和術(shù)語 12.1.3 DAC和微處理器接口中需要考慮的問題 12.1.4 D/A芯片簡介 12.1.5 DAC與微處理器接口實例,12.1.1 D/A轉(zhuǎn)換器（DAC）的基本原理及其轉(zhuǎn)換特性,以倒T型 D/A轉(zhuǎn)換器為例說明,倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的原理圖,輸出電流io1和各支路電流的關(guān)系為,1、分辨率： 該參數(shù)表明DAC對模擬值的分辨能力，它是輸入數(shù)字的 最低有效位LSB所對應(yīng)的模擬值，即D/A所能分辨的最小的 電壓增量。計算公式為 分辨率= DAC的滿量程/2n 其中n為DAC的位數(shù)，DAC能轉(zhuǎn)換的二進(jìn)制的位數(shù)越多，分 辨率越高

4、。 例如8位的DAC，可給出滿量程電壓的1/28的分辨能 力。通常也將n簡單說成其分辨率。例如說分辨率為8位,12.1.2 D/A芯片的性能參數(shù)和術(shù)語,2、轉(zhuǎn)換時間： 指從數(shù)字量輸入到完成轉(zhuǎn)換，輸出達(dá)到最終穩(wěn)定值為止 所需的時間。 3、精度： DAC的精度表明DAC的精確程度。它可分為絕對精度和 相對精度。 絕對精度是指對應(yīng)于數(shù)字輸入量，在輸出端實際測得的 模擬輸出值和理論輸出值之差。 相對精度是指在零點和滿量程校準(zhǔn)后，其絕對精度與理 想輸出值的比值。,12.1.2 D/A芯片的性能參數(shù)和術(shù)語,4、線性誤差和微分線性誤差： 線性誤差有時稱為非線性度：指A/D的實際轉(zhuǎn)換特性（各 數(shù)字輸入值所對應(yīng)

5、的各模擬輸出值之間的連線）與理想的轉(zhuǎn) 換特性之間的偏差。 微分線性誤差：一個理想的D/A，任意兩個相鄰的數(shù)字碼 所對應(yīng)的模擬輸出值之差應(yīng)恰好是一個LSB所對應(yīng)的模擬值。 如果大于或小于1LSB就出現(xiàn)了微分線性誤差。其差值就是微 分線性誤差值。 5、溫度系數(shù)： 用來說明DAC受溫度變化影響的特性。,12.1.2 D/A芯片的性能參數(shù)和術(shù)語,12.1.3 DAC和微處理器接口中需要考慮的問題,DAC的微處理器的接口實際就是DAC與系統(tǒng)的數(shù)據(jù)、地址、控制總線的連接問題。DAC在與CPU接口之前，必須首先了解DAC芯片的輸入/輸出特性。包括： 1、輸入緩沖能力： 是否有輸入寄存器或鎖存器來保存輸入來的

6、數(shù)字量。 2、輸入碼制：所能接受的數(shù)字輸入碼制。 3、輸入數(shù)據(jù)的寬度：DAC的輸入數(shù)據(jù)的位數(shù)。 4、DAC是電流型還是電壓型： 即DAC的輸出是電流還是電壓。 5、DAC是單極性輸出還是雙極性輸出： 對一些需正負(fù)電壓控制的設(shè)備，就要使用雙極性DAC。,12.1.4 各D/A芯片簡介,12.1.5 DAC與微處理器接口實例,1、DAC的分辨率=系統(tǒng)數(shù)據(jù)總線寬度時，DAC與CPU的連接 （1）當(dāng)片內(nèi)無輸入輸出鎖存器的DAC與CPU相連時，必須外加鎖存器或I/O并行口與CPU相連。,當(dāng)ADC1408與CPU相連時，由于內(nèi)部沒有鎖存器，所以必須外加鎖存器才能與CPU相連。,12.1.5 DAC與微處理

7、器接口實例,1、DAC的分辨率=系統(tǒng)數(shù)據(jù)總線寬度時，DAC與CPU的連接 （2）片內(nèi)有鎖存器時與CPU可以直接相連。,DAC0832片內(nèi)有二級鎖存，所以與CPU的接口很簡單，只需外加地址譯碼電路給出片選信號即可。,12.1.5 DAC與微處理器接口實例,1、DAC的分辨率=系統(tǒng)數(shù)據(jù)總線寬度時，DAC與CPU的連接 （2）片內(nèi)有鎖存器時與CPU可以直接相連。,DAC0832片內(nèi)有二級鎖存，所以與CPU的接口很簡單，只需外加地址譯碼電路給出片選信號即可。,12.1.5 DAC與微處理器接口實例,2、分辨率系統(tǒng)總線寬度時，DAC與系統(tǒng)的連接 當(dāng)DAC的分辨率大于系統(tǒng)數(shù)據(jù)總線的寬度時，必須在DAC與C

8、PU之間加兩級鎖存，以避免由于兩次數(shù)據(jù)傳送帶來的尖峰。,本圖采用兩步操作，第一步選址98H，將數(shù)據(jù)的低8位鎖存進(jìn)鎖存器（1）中；第二步選址99H，把數(shù)據(jù)的低8位鎖存入鎖存器（2）中，同時將數(shù)據(jù)的高2位鎖入2位鎖存器中。,12.1.5 DAC與微處理器接口實例,1、DAC的分辨率=系統(tǒng)數(shù)據(jù)總線寬度時，DAC與CPU的連接 （2）片內(nèi)有鎖存器時與CPU可以直接相連。,DAC0832片內(nèi)有二級鎖存，所以與CPU的接口很簡單，只需外加地址譯碼電路給出片選信號即可。,12.1.6 DAC與微處理器接口實例,例12-1 使用下圖所示的DAC0832產(chǎn)生周期鋸齒波和三角波，設(shè)其 口地址為80H。,12.1.

9、6 DAC與微處理器接口實例,解答：本題要求實現(xiàn)的是重復(fù)出現(xiàn)的階梯波，當(dāng)階梯寬度很小時，就是近似的鋸齒波。實現(xiàn)周期鋸齒波可以將從0開始遞增的數(shù)據(jù)送到DAC，直到FFH，再直接回到0，中間要分為256個小臺階。重復(fù)上述過程即可。,實現(xiàn)周期三角波可以將從0開始遞增的數(shù)據(jù)送到DAC，直到FFH，再依次遞減，回到0，重復(fù)上述過程即可。程序如下： LOOP： MOV AL，00H LOOP1：OUT 80H，AL ；D/A轉(zhuǎn)換 INC AL CALL DELAY ；延時子程序 CMP AL,0FFH ; JNZ LOOP1 ;遞增 LOOP2： OUT 80H，AL ；D/A轉(zhuǎn)換 DEC AL,階梯寬度

10、由程序中的DELAY子程序的延時時間確定。程序如下： LOOP：MOV AL，00H OUT 80H，AL ；D/A轉(zhuǎn)換 INC AL CALL DELAY ；延時子程序 JMP LOOP CALL DELAY ；延時子程序 CMP AL,00H ; JNZ LOOP2 ;遞增 JMP LOOP 重復(fù),12.1.6 DAC與微處理器接口實例,例12-2：使用圖12-3所示的DAC0832產(chǎn)生指定幅度范圍的周期鋸齒波和三角波，設(shè)其口地址為80H。,12.1.6 DAC與微處理器接口實例,解答：當(dāng)輸出幅度范圍不是從0到最大，而是有幅度限制 （13V），則作法如下： 對應(yīng)DAC的參考電壓VR=5V，

11、每一步電壓變化量為5/256，下限1V所需步數(shù)為： 15/256=51.351=33H 上限3V所需步數(shù)為： 35/256=153.8154=9AH,編程使輸出到DAC的數(shù)字量從33H到9AH，程序如下： BEGIN：MOV AL，33H ；設(shè)置下限 LOOP： OUT 80H，AL ；送DAC INC AL ；遞增 CALL DELAY ；延時子程序 CMP AL，9AH ；與上限比較 JNZ LOOP ；小于，繼續(xù) JMP BEGIN ；否則，重新開始,12.2 模/數(shù)轉(zhuǎn)換器及其與CPU的接口,12.2.1 采樣、量化和編碼 12.2.2 A/D的性能參數(shù)和術(shù)語 12.2.3 A/D與CP

12、U接口中應(yīng)注意的問題 12.2.4 A/D芯片簡介 12.2.5 A/D與微處理器接口實例,12.2.1 模/數(shù)轉(zhuǎn)換器及其與CPU的接口,模擬量轉(zhuǎn)換為數(shù)字量，一般要經(jīng)過三個步驟： 采樣、量化和編碼 采樣：在連續(xù)變化的模擬量上按一定的規(guī)律（周期的）取出其中 的某一瞬時值來代表連續(xù)的模擬量，這個過程就是采樣。 量化：量化是以一定的量化單位將數(shù)值上連續(xù)的模擬量通過量化 裝置轉(zhuǎn)變?yōu)閿?shù)值上離散的階躍量的過程。 量化的過程是模/數(shù)轉(zhuǎn)換的核心 。在量化過程中不可避免 地出現(xiàn)了舍、入帶來的誤差，稱為 量化誤差。 編碼：把量化的結(jié)果用一組二進(jìn)制或二-十進(jìn)制數(shù)字表示出來，稱 為編碼。這些代碼就是A/D轉(zhuǎn)換的輸出數(shù)

13、字量。,12.2.2 A/D的性能參數(shù)和術(shù)語,分辨率：表明A/D對模擬輸入的分辨能力。由它確定能被A/D辨別 的最小的模擬變化。通常用二進(jìn)制位數(shù)表示。 量化誤差：指在A/D轉(zhuǎn)換過程中量化產(chǎn)生的固有誤差。若采用舍 入（四舍五入）量化法，量化誤差在1/2LSB（最低有 效位）之間。 轉(zhuǎn)換時間：完成一次A/D轉(zhuǎn)換所需的時間。 絕對精度：指在輸出端產(chǎn)生給定的數(shù)字代碼，實際需要的模擬輸 入值與理論要求的輸入值之差。 相對精度：指滿量程校準(zhǔn)后，任一數(shù)字輸出所對應(yīng)的實際模擬輸 入值與理論值之差。,12.2.3A/D與CPU接口中應(yīng)注意的問題,（1）A/D的數(shù)字輸出特性 A/D與微處理器之間除了明顯的電氣相容

14、性以外，對A/D的數(shù)字輸出必須考慮的關(guān)鍵兩點是：轉(zhuǎn)換結(jié)果數(shù)據(jù)應(yīng)由A/D鎖存，以及數(shù)據(jù)輸出最好具有三態(tài)能力。 （2）A/D和CPU的時間配合問題 要求解決好啟動轉(zhuǎn)換和讀取結(jié)果數(shù)據(jù)這兩步操作的時間配合問題，解決這個問題有固定延時等待法、保持等待法、中斷響應(yīng)法、雙重緩沖法、查詢法等。,12.2.3A/D與CPU接口中應(yīng)注意的問題,（3）A/D分辨率超過微處理器數(shù)據(jù)總線位數(shù)時的接口 當(dāng)A/D的分辨率超過微處理器數(shù)據(jù)總線的位數(shù)時，就不能只用一條指令，而必須用兩條輸入指令才能把A/D轉(zhuǎn)換的結(jié)果傳遞給微處理器。 有些8位以上的A/D器件提供兩個數(shù)據(jù)輸出允許信號HIGH BYTE ENABLE（高字節(jié)允許）和

15、LOW BYTE ENABLE（低字節(jié)允許），在這種情況下，可采用如圖所示的接口方式。,12.2.3A/D與CPU接口中應(yīng)注意的問題,（4）ADC的控制和狀態(tài)信號 1）啟動信號（START）：用于啟動A/D轉(zhuǎn)換的輸入信號。ADC的啟動信號有的要求是脈沖啟動，有的要求是電平啟動，并且啟動的極性也有不同的要求。 2）轉(zhuǎn)換結(jié)束信號（EOC）：是ADC提供的狀態(tài)信號，指示最近開始的轉(zhuǎn)換是否完成。使用時應(yīng)注意該信號的極性、復(fù)位該信號的時間要求以及有無置該信號為高阻的能力。 3）輸出允許信號（OUTPUT ENABLE）：這是一對具有三態(tài)輸出能力的ADC的輸入控制信號，在它的控制下，ADC將轉(zhuǎn)換后的輸出數(shù)

16、據(jù)送到數(shù)據(jù)總線上。使用時應(yīng)注意它的極性。,12.2.4 A/D芯片簡介,12.2.5 A/D與微處理器接口實例,【例12-3】AD574是12位的ADC芯片。它可以一次輸出12位，也可以分兩次輸出，先輸出高8位，后輸出低4位。它可以完成12位轉(zhuǎn)換，也可以完成8位轉(zhuǎn)換。AD574有五根控制線，當(dāng)CE=1，=0， =0啟動轉(zhuǎn)換； =1讀出數(shù)據(jù)。所以AD574是電平啟動。A0和用于控制轉(zhuǎn)換長度和輸出數(shù)據(jù)的格式。A0通常接地址總線的最低位線上，在轉(zhuǎn)換期間，如A0為低時啟動轉(zhuǎn)換，可轉(zhuǎn)換長度為12位；如在A0為高時啟動轉(zhuǎn)換，可轉(zhuǎn)換長度為8位。A0還控制高低字節(jié)的讀數(shù)，當(dāng)為低電平，且A0=0時，讀高8位數(shù)據(jù)

17、；A0=1時，讀低4位數(shù)據(jù)，后4位填0。,12.2.5 A/D與微處理器接口實例,AD574還有一根狀態(tài)輸出線STS：轉(zhuǎn)換期間STS為高；當(dāng)轉(zhuǎn)換結(jié)束時，STS變低。由于AD574內(nèi)部有三態(tài)輸出鎖存器，所以能與CPU直接相連。將AD574的12條輸出數(shù)據(jù)線的高8位接到系統(tǒng)總線的D0D7，而把低4位接到數(shù)據(jù)總線的高4位，分兩次傳送，故將接數(shù)字地線。接口電路如圖所示。,12.2.5 A/D與微處理器接口實例,設(shè)圖中的狀態(tài)口地址為310H，高8位口地址為312H，低4位的口地址為313H。設(shè)采用查詢方式，采集100個數(shù)據(jù)。其數(shù)據(jù)采集程序段如下： MOVCX，100 ；采集次數(shù)送CX寄存器 MOV SI，OFFSET INBUF ；存放數(shù)據(jù)的緩沖區(qū)首址送SI BEG