1、EDA技術(shù)基礎(chǔ),第4章 Qiartus II 應(yīng)用向?qū)?4.1 基本設(shè)計流程,4.1.1 建立工作庫文件夾和編輯設(shè)計文件,新建一個文件夾（不能用中文，不要用全數(shù)字）,為設(shè)計項目（Project）建立一個放置與設(shè)計相關(guān)的所有文件。,創(chuàng)建文件,設(shè)計文件（輸入源程序）,文件存盤（輸入源程序）,存盤文件名應(yīng)該與實體名一致。,4.1.2 創(chuàng)建工程,打開建立新工程管理窗口,將設(shè)計文件加入工程中,選擇目標(biāo)芯片,4.1.3 編譯前設(shè)置,選擇FPGA目標(biāo)芯片,選擇配置器件的工作方式,選擇配置器件和編程方式,選擇輸出設(shè)置,選擇目標(biāo)器件閑置引腳的狀態(tài),4.1.4 全程編譯,4.1.5 時序仿真, 打開波形編輯器,

2、設(shè)置仿真時間長度, 向波形編輯器拖入信號節(jié)點, 設(shè)置好激勵波形圖, 數(shù)據(jù)總線格式設(shè)置, .vwf激勵波形文件存盤, 選擇仿真控制, 仿真及仿真波形輸出,4.1.6 觀察RTL電路,4.2 引腳設(shè)置和下載,4.2.1 引腳鎖定, 打開編程窗口、設(shè)置編程器和配置文件,4.2.2 編程文件下載, 選擇編程下載方式, 選擇下載文件, 編程下載,ByteBlasterII接口、AS模式編程窗口、選擇.POF文件、EPCSx器件,4.2.3 AS模式編程配置器件,4.3 原理圖輸入設(shè)計方法,. 為本項工程設(shè)計建立文件夾,. 輸入設(shè)計項目和存盤,4.3.1. 設(shè)計流程,. 將設(shè)計項目設(shè)置成可調(diào)用的元件, 將

3、所需元件全部調(diào)入原理圖編輯窗并連接好，存放在當(dāng)前工程路徑文件夾中。, 將當(dāng)前文件變成一個元件符號存盤，以待在高層次設(shè)計中調(diào)用。,. 設(shè)計全加器頂層文件,用同樣的方法連接好全加器原理圖f_adder.bdf,. 將設(shè)計項目設(shè)置成工程和時序仿真,用學(xué)過的方法將設(shè)計項目設(shè)置成工程存盤，工程名和頂層文件名都是f_adder。,選擇目標(biāo)器件，進(jìn)行全程編譯。,將設(shè)計項目設(shè)置時序仿真,全加器工程f_adder的仿真波形文件,4.3.2. 應(yīng)用宏模塊原理圖設(shè)計,. 設(shè)計電路原理圖,. 計數(shù)器設(shè)計,. 建立工程,. 波形仿真,. 生成元件符號,. 頻率計主結(jié)構(gòu)電路設(shè)計,2位十進(jìn)制頻率計頂層設(shè)計原理圖文件如下：,2位十進(jìn)制頻率計測頻仿真波形如下：,. 時序控制電路設(shè)計,測頻時序控制電路如下：,測頻時序控制電路工作波形如下：,. 頂層電路設(shè)計,頻率計頂層電路圖如下：,頻率計工作時序波形如下：,4.4 嵌入式邏輯分析儀使用,打開SignalTapII編輯窗,DATA標(biāo)簽頁,SETUP標(biāo)簽頁,觸發(fā)器選擇,觸發(fā)器類型選擇,工程主頻時鐘,設(shè)置采集時鐘,調(diào)入待測