1、FPGA硬件電路設(shè)計(jì)及FPGA平臺(tái)簡介,2,主要內(nèi)容：,FPGA技術(shù)概述； 主流FPGA器件介紹； VIRTEX-5 FPGA電路設(shè)計(jì)； V4LX160 FPGA平臺(tái)介紹；,第一章FPGA技術(shù)概述,4,第1章主要內(nèi)容,可編程邏輯器件發(fā)展歷程 FPGA的結(jié)構(gòu) FPGA的主要特點(diǎn) FPGA的發(fā)展趨勢(shì),5,可編程邏輯器件發(fā)展歷程,PROM可編程只讀存儲(chǔ)器，只能存儲(chǔ)少量數(shù)據(jù)，完成簡單邏輯功能。 EPROM/EEPROM紫外線可擦除只讀存儲(chǔ)器和電可擦除只讀存儲(chǔ)器。 PAL/GAL可編程陣列邏輯和通用陣列邏輯，能完成中大規(guī)模的數(shù)字邏輯功能。 FPGA/CPLD現(xiàn)場可編程門陣列和復(fù)雜可編程邏輯器件，完成超大

2、規(guī)模的復(fù)雜組合邏輯與設(shè)計(jì)邏輯。,6,FPGA的結(jié)構(gòu),FPGA一般由以下幾個(gè)基本部分構(gòu)成： 可編程邏輯功能模塊（Configurable Logic Block，CLB） 可編程輸入輸出模塊（Input/Output Blocks，IOB） 可編程內(nèi)部互連資源（Programmable Interconnection，PI） 現(xiàn)代平臺(tái)級(jí)FPGA還會(huì)包括以下可選資源： 存儲(chǔ)器資源（BlockRAM） 數(shù)字時(shí)鐘管理單元（分頻、倍頻、數(shù)字延遲） I/O多電平標(biāo)準(zhǔn)兼容（Select I/O） 算術(shù)運(yùn)算單元（乘法器、加法器） 特殊功能模塊 微處理器模塊（PowerPC、ARM）,7,現(xiàn)代FPGA的主要特點(diǎn)

3、,規(guī)模越來越大，達(dá)到上千萬門級(jí)的規(guī)模，更適于實(shí)現(xiàn)片上系統(tǒng)（SoC）。 開發(fā)過程投資小。FPGA設(shè)計(jì)靈活，發(fā)現(xiàn)錯(cuò)誤時(shí)可直接更改設(shè)計(jì)，減少了投片風(fēng)險(xiǎn)，節(jié)省了許多潛在的花費(fèi)。FPGA除能完成復(fù)雜系統(tǒng)功能外，也可以實(shí)現(xiàn)ASIC設(shè)計(jì)的功能樣機(jī)。 FPGA一般可以反復(fù)地編程、擦除。在不改變外圍電路的情況下，設(shè)計(jì)不同片內(nèi)邏輯就能實(shí)現(xiàn)不同的電路功能。 保密性好。在某些場合下，根據(jù)要求選用防止反向技術(shù)的FPGA，能很好的保護(hù)系統(tǒng)的安全性和設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。,8,以ARM、PowerPC、Nios和MicroBlaze為代表的RISC處理器軟硬IP核、各種軟硬IP核極大的加強(qiáng)了系統(tǒng)功能，可以實(shí)現(xiàn)真正的可編程片上系

4、統(tǒng)。 FPGA開發(fā)工具智能化程度高，功能強(qiáng)大。應(yīng)用各種工具可以完成從輸入、綜合、實(shí)現(xiàn)到配置芯片等一系列功能。還有許多工具可以完成對(duì)設(shè)計(jì)的仿真、優(yōu)化、約束、在線調(diào)試等功能。這些工具易學(xué)易用，可以使設(shè)計(jì)人員更能集中精力進(jìn)行電路設(shè)計(jì)。,9,FPGA的發(fā)展趨勢(shì),向更高密度、更大容量的系統(tǒng)級(jí)方向發(fā)展。 向低成本、低電壓、低功耗、微封裝和環(huán)保型發(fā)展。 IP資源復(fù)用理念得到普遍認(rèn)同并成為主要設(shè)計(jì)方式。 MCU、DSP和MPU等嵌入式處理器IP將成為FPGA應(yīng)用的核心。,第二章主流FPGA器件介紹,11,第2章主要內(nèi)容,各廠商FPGA系列介紹 Altera FPGA主流器件介紹 Xilinx FPGA主流器件

5、介紹,12,FPGA廠商,ALTERA基于RAM工藝的通用FPGA XILINX 基于RAM工藝的通用FPGA ACTEL 基于反熔絲工藝和FLASH工藝非易失性的FPGA LATTICE具有混合工藝的特色FPGA,13,ALTERA公司FPGA系列 Cyclone低成本FPGA系列，針對(duì)成本敏感的應(yīng)用 Cyclone 130nm工藝 Cyclone II90nm工藝 Cyclone III65nm工藝 Arria GX 帶有收發(fā)器的中低成本FPGA系列，針對(duì)PCIE、千兆 以太網(wǎng)和Serial RapidIO Stratix 高端FPGA系列，針對(duì)高密度高性能應(yīng)用 Stratix 130nm

6、工藝 Stratix II/GX90nm工藝 Stratix III L/E65nm工藝 Stratix IV E/GT/GX40nm工藝,14,Xilinx公司FPGA系列 Spartan低成本FPGA系列，針對(duì)成本敏感的應(yīng)用 Spartan IIE/II/XL 130nm工藝 Spartan 3/3E/3A/3AN/3A DSP90nm工藝 Spartan 6 LX/LXT45nm工藝 Virtex 高端FPGA系列，針對(duì)高密度高性能應(yīng)用 Virtex II/IIPro130nm工藝 Virtex 4 LX/SX/FX90nm工藝 Virtex 5 LX/LXT/SXT/FXT/TXT65

7、nm工藝 Virtex 6 LXT/SXT/HXT40nm工藝,15,ACTEL公司FPGA系列 ProASIC3 最低成本、低功耗、可重編程非易失FPGA系列 ProASIC3/E 低功耗、低成本FPGA ProASIC3 nano 具有增強(qiáng)I/O功能的最低成本的FPGA ProASIC3L 6低功耗、高性能和低成本平衡的FPGA IGLOO 低功耗、小面積、低成本、可重編程Flash FPGA IGLOO/e 功耗超低的可編程FPGA IGLOO nano 業(yè)界功耗最低、尺寸最小的FPGA IGLOO PLUS 具有增強(qiáng)I/O功能的低功耗FPGA Fusion 將可配置模擬部件、大容量 F

8、lash 、時(shí)鐘電路，以及基 于Flash的高性能可編程邏輯集成在單片器件中,16,Lattice公司FPGA系列 LatticeSC 高性能FPGA系列 LatticeSC 業(yè)界最快的FPGA結(jié)構(gòu)，采納了系統(tǒng)級(jí)特性。 LatticeXP 非易失 的Flash FPGA系列 LatticeXP 290nm閃存片上存儲(chǔ)器，瞬時(shí)上電、小的芯片面積、串行TAG存儲(chǔ)器、設(shè)計(jì)安全性等。 支持現(xiàn)場升級(jí)(Live Updates)、128位的AES加密以及雙引導(dǎo)技術(shù)。 LatticeECP 低成本結(jié)構(gòu)和一些先進(jìn)特性的FPGA系列 LatticeECP3業(yè)界擁有SERDES功能的FPGA器件中，具有最低的功耗

9、和價(jià)格,17,第2章主要內(nèi)容,FPGA生產(chǎn)廠商介紹 Altera FPGA主流器件介紹 Xilinx FPGA主流器件介紹,18,主流低端器件Cyclone III65nm 低成本FPGA系列 特性總結(jié),19,20,主流高端器件Stratix IV 40nm 高性能、高端FPGA Stratix IV E非收發(fā)器應(yīng)用的通用FPGA 特性總結(jié) 1、ALM:GT和GX型號(hào)有530K等價(jià)LE，E型號(hào)有680K等價(jià)LE;分段式的8輸入LUT。 2、可編程功耗技術(shù):每一個(gè)可編程LAB、DSP模塊和存儲(chǔ)器模塊都可工作在高速模式和低功耗模式 3、外部存儲(chǔ)器接口:支持DDR3、DDR2、QDR II、QDR、

10、RLDRAM和RLDRAM等外部DRAM和SRAM接口，速度可到533M/Hz 4、DSP模塊:具有1360個(gè)18位 x 18位乘法器，可靈活配置為多種模式。 5、高速IO支持:支持可編程擺率、驅(qū)動(dòng)能力、輸出延時(shí)和OCT等功能，經(jīng)過 優(yōu)化后的LVDS IO性能在150M1.6G之間 6、時(shí)鐘管理: 12個(gè)PLL，速度在5720MHz之間。還有16個(gè)全局時(shí)鐘、88個(gè)象限時(shí)鐘及132個(gè)外圍時(shí)鐘。,21,22,Stratix IV GX 優(yōu)異的帶寬性能和信號(hào)完整性 特性總結(jié),23,Stratix IV GT 帶有11.3-Gbps收發(fā)器 特性總結(jié),24,主流高端器件Stratix III 65nm

11、高性能、高端FPGA Stratix III-L邏輯、存儲(chǔ)器和DSP資源平衡 Stratix III-E增強(qiáng)了存儲(chǔ)器和DSP資源,25,第2章主要內(nèi)容,FPGA生產(chǎn)廠商介紹 Altera FPGA主流器件介紹 Xilinx FPGA主流器件介紹,26,主流低端器件Spartan 3 90nm 低成本FPGA系列 Spartan 3密度優(yōu)化的，適用于數(shù)據(jù)綜合處理 Spartan 3E邏輯優(yōu)化的，適用于邏輯集成和嵌入式控制 Spartan 3AIO優(yōu)化的，適用于多IO應(yīng)用，如橋接，存儲(chǔ)器接口 Spartan 3AN非易失的，適用于空間受限的設(shè)計(jì) Spartan 3A DSPDSP應(yīng)用優(yōu)化，適用于D

12、SP相關(guān)應(yīng)用,27,Spartan 3 特性:1、DCM頻率5M300M，DDR/DDR2最高到400M,IO最大24mA驅(qū)動(dòng)電流 2、支持19種IO標(biāo)準(zhǔn)和多種電平標(biāo)準(zhǔn),28,Spartan 3E資源 增強(qiáng)特性邏輯密度高。支持多種配置方式（SPI,BPI等）,29,Spartan 3A:適用于多IO的低成本應(yīng)用 增強(qiáng)特性1有suspend模式，可降低系統(tǒng)功耗 增強(qiáng)特性2增強(qiáng)的DDR支持，IO密度高,30,Spartan 3AN:整合了非易失MEMORY 增強(qiáng)特性1內(nèi)嵌11M的非易失MEMORY，節(jié)省外部空間，易用，簡化設(shè)計(jì) 增強(qiáng)特性2代碼更安全,31,Spartan 3A DSP:內(nèi)嵌高性能D

13、SP模塊 增強(qiáng)特性1內(nèi)嵌基于Virtex 4的DSP48A模塊，獨(dú)立布線，250M處理能力 增強(qiáng)特性2增強(qiáng)了BLOCK RAM，工作頻率250M,32,主流低端器件Spartan 6 45nm 低成本、低功耗FPGA系列 Spartan-6 LX具有邏輯優(yōu)化的 Spartan-6 LXT具有高速串行數(shù)據(jù)連接,33,Spartan-6 LX的基本特性 1、基于雙寄存器、6輸入查找表的slice 2、IO支持1.2V3.3V的多種電平和多種接口標(biāo)準(zhǔn)；每對(duì)差分IO傳輸速度1Gb/s；支持DDR、DDR2、DDR3和RLDDR，最高支持速率800Mb/s；支持PCI-33MHz 。 3、增強(qiáng)的DSP處

14、理模塊- DSP48A1 4、增強(qiáng)的時(shí)鐘管理模塊(CMT)，一個(gè)CMT由2個(gè)DCM和1個(gè)PLL組成。 5、支持多種配置模式，包括低成本的SPI模式和NOR FLASH模式。 6、增強(qiáng)的設(shè)計(jì)安全保護(hù)，使用了DNA身份驗(yàn)證方式和AES流加密方式 7、低成本的增強(qiáng)型的軟處理器MicroBlaze。,34,Spartan-6 LXT的附加特性 1、集成了高速GTP串行收發(fā)器，最高速率為3.125Gb/s,接口類型包括SATA，PCI-E，1G 以太網(wǎng)， DisplayPort， OBSAI, CPRI, EPON等。 2、為PCI Express設(shè)計(jì)集成了Endpoint block。,35,主流高端

15、器件Virtex5 65nm 高端高性能FPGA系列 Virtex-5 LX： 高性能通用邏輯應(yīng)用 Virtex-5 LXT：具有高級(jí)串行連接功能的高性能邏輯應(yīng)用 Virtex-5 SXT：具有高級(jí)串行連接功能的高性能信號(hào)處理應(yīng)用 Virtex-5 FXT：具有高級(jí)串行連接功能的高性能嵌入式系統(tǒng) Virtex-5 TXT：具有雙密度高級(jí)串行連接功能的高性能系統(tǒng),36,Virtex-5 系列的基本特性 1、真 6 輸入查找表 (LUT) 技術(shù)，雙 5-LUT 選項(xiàng)。 2、時(shí)鐘管理模塊 (CMT) 具有零延遲緩沖、頻率綜合和時(shí)鐘相移功能的數(shù)字時(shí)鐘管理器模塊；具有輸入抖動(dòng)濾波、零延遲緩沖、頻率綜合和

16、相位匹配時(shí)鐘分頻功能的PLL模塊。 3、真雙端口 RAM 模塊36 Kb Block RAM/FIFO 4、高級(jí)DSP48E Slice 5、支持多種配置模式，包括低成本的SPI模式和并行FLASH模式。 6、所有器件都有系統(tǒng)監(jiān)視功能（片上/片外熱特性監(jiān)視、片上 / 片外電源監(jiān)視、通過 JTAG 端口訪問所有監(jiān)視量） 7、LXT、SXT 和 FXT 器件同樣封裝中引腳兼容,37,Virtex-5 LXT、SXT、TXT、FXT的特性 1、 PCI Express 集成端點(diǎn)模塊、 符合 PCI Express 基本規(guī)范 1.1 。 2、三態(tài) 10/100/1000 Mb/s 以太網(wǎng) MAC，可以

17、將 RocketIO 收發(fā)器用作 PHY，也可以用多種軟 MII（媒體獨(dú)立接口）方案將其連接到外部PHY Virtex-5 LXT、SXT的特有功能 100 Mb/s 到 3.75 Gb/s 的 RocketIO GTP 收發(fā)器 Virtex-5 TXT、FXT的特有功能 150 Mb/s 到 6.5 Gb/s 的 RocketIO GTX 收發(fā)器 Virtex-5 FXT的特有功能 包含了PowerPC 440 微處理器模塊（ RISC 架構(gòu)、七級(jí)流水線、包括 32 KB 的指令和數(shù)據(jù)緩存）,38,Virtex-5 LX、LXT系列器件,39,Virtex-5 SXT、TXT、FXT系列器件

18、 Virtex-5 Slice 的組織方式與前幾代不同。每個(gè) Virtex-5 Slice 包含四個(gè) LUT 和四個(gè)觸發(fā)器 2. 每個(gè) DSP48E Slice 包含一個(gè) 25 x 18 乘法器、一個(gè)加法器和一個(gè)累加器。 3. Block RAM 的基本容量為 36 Kb。每個(gè)模塊也可用作兩個(gè)獨(dú)立的 18 Kb 模塊。 4. 每個(gè)時(shí)鐘管理模塊 (CMT) 包含兩個(gè) DCM 和一個(gè) PLL。,40,主流高端器件Virtex-6 40nm 高端高性能FPGA系列 Virtex-6 系列FPGA是XILINX公司最新發(fā)布的產(chǎn)品，目前有兩個(gè)系列： Virtex-6 LXT具有高級(jí)串行連接功能的高性能邏

19、輯應(yīng)用 Virtex-6 SXT具有高級(jí)串行連接功能的高性能信號(hào)處理應(yīng)用,第三章Virtex 5硬件設(shè)計(jì),42,第3章主要內(nèi)容,XILINX Virtex-5詳細(xì)概述 Virtex-5 硬件特性 硬件電路設(shè)計(jì)要點(diǎn),43,Virtex-5 FPGA 邏輯 邏輯速度更高，比V4高12個(gè)等級(jí) 可級(jí)聯(lián)的 32 位變量移位寄存器或 64 位分布式存儲(chǔ)器功能 優(yōu)異的布線架構(gòu)，增強(qiáng)了對(duì)角線方向的布線，連接模塊與模塊之間的中間連線極少 多達(dá) 330,000 個(gè)邏輯單元,44,550 MHz 時(shí)鐘 多達(dá)六個(gè)時(shí)鐘管理模塊 (CMT) 每個(gè) CMT 包含兩個(gè) DCM 和一個(gè) PLL - 時(shí)鐘發(fā)生器總數(shù)多達(dá) 18 個(gè)

20、 靈活的 DCM 到 PLL 或 PLL 到 DCM 級(jí)聯(lián) 可實(shí)現(xiàn)優(yōu)化低抖動(dòng)時(shí)鐘和精確占空比的差分時(shí)鐘樹結(jié)構(gòu) 32 個(gè)全局時(shí)鐘網(wǎng)絡(luò)，還有局部時(shí)鐘、I/O 時(shí)鐘和本地時(shí)鐘 550 MHz DSP48E Slice 25 x 18 補(bǔ)碼乘法運(yùn)算 用于乘法累加 (MACC) 運(yùn)算的可選 48 位累加器，可選擇將累加器級(jí)聯(lián)為 96 位構(gòu) 用于復(fù)數(shù)乘法運(yùn)算或乘加運(yùn)算的集成加法器。 可選按位邏輯運(yùn)行模式 在一個(gè) DSP 列中完全可級(jí)聯(lián)，無需外部布線資源,45,550 MHz集成模塊存儲(chǔ)器 高達(dá) 16.4 Mb 的集成模塊存儲(chǔ)器 帶有可選雙 18 Kb 模式的 36 Kb 模塊 真雙端口 RAM 單元,每端

21、口寬度可達(dá) 36 位,獨(dú)立的端口寬度選擇 （1 位寬到 72 位寬） 對(duì)于簡單雙端口運(yùn)行 (一個(gè)讀端口和一個(gè)寫端口)，每端口寬度可達(dá) 72 位 支持 9 、18 、36 位和 72 位寬度的存儲(chǔ)器位數(shù)及奇偶校驗(yàn) / 邊帶存儲(chǔ)器 從 32K x 1 到 512 x 72 的配置（8K x 4 到 512 x 72 用于 FIFO 運(yùn)行） 多速率 FIFO 支持邏輯,支持同步 FIFO 具有完全可編程近滿標(biāo)志和近空標(biāo)志的滿標(biāo)志和空標(biāo)志 字節(jié)寫功能 專用級(jí)聯(lián)布線，無需 FPGA 布線即可形成 64K x 1 存儲(chǔ)器 滿足高可靠性存儲(chǔ)器要求的集成可選 ECC 針對(duì) 18 Kb （及以下）運(yùn)行的特殊降功

22、耗設(shè)計(jì),46,Select IO 每個(gè)banks提供VRN和VRP參考電壓，根據(jù)不同的參考電壓提供不同的IO標(biāo)準(zhǔn)。 可以與外部具有不同電壓和閾值的信號(hào)直接連接 在速度/噪聲性能方面達(dá)到優(yōu)化平衡 無需在單板上放置接口轉(zhuǎn)換器件 IOB 可編程 可編程單端或差分 (LVDS) 運(yùn)行 具有可選單倍數(shù)據(jù)速率 (SDR) 或雙倍數(shù)據(jù)速率 (DDR) 寄存器的輸入模塊 具有可選 SDR 或 DDR 寄存器的輸出模塊 雙向模塊 逐比特去歪斜電路 專用 I/O 和區(qū)域時(shí)鐘資源 內(nèi)置數(shù)據(jù)串行器 / 解串器,47,支持多種差分信號(hào)標(biāo)準(zhǔn) LVDS 和擴(kuò)展 LVDS （僅 2.5V） BLVDS （總線 LVDS） U

23、LVDS Hypertransport 差分 HSTL 1.5V 和 1.8V （I 和 II 級(jí)） 差分 SSTL 1.8V 和 2.5V （I 和 II 級(jí)） RSDS （2.5V 點(diǎn)對(duì)點(diǎn)） 支持多種單端輸入/輸出標(biāo)準(zhǔn) LVTTL LVCMOS （3.3V、2.5V、1.8V、1.5V 和 1.2V） PCI （33 和 66 MHz） PCI-X GTL 和 GTLP HSTL 1.5V 和 1.8V （I、II、III 和 IV 級(jí)） HSTL 1.2V （一級(jí)） SSTL 1.8V 和 2.5V （I 和 II 級(jí)）,48,數(shù)字可控阻抗(DCI) DCI即通過特定的參考電壓，在芯片內(nèi)

24、部提供IO管腳的特定匹配電阻 DCI使得 輸出驅(qū)動(dòng)器可以與板上走線的阻抗相匹配 為接收器和發(fā)送器提供端接電阻 DCI優(yōu)勢(shì) 通過消除短線反射來提高信號(hào)的完整性 通過減少外部電阻的使用來降低布板的復(fù)雜度和減少元器件的數(shù)目 內(nèi)部的反饋電路可以消除由于溫度電壓和工藝變化帶來的影響,49,配置 支持 Platform Flash 配置、 SPI Flash 配置或標(biāo)準(zhǔn)并行 NOR Flash 配置 主串行模式 、從 SelectMAP 模式 、主 SelectMAP 模式 、 邊界掃描模式 、SPI 模式 、BPI 模式 （字節(jié)寬度外設(shè)接口標(biāo)準(zhǔn) x8 或 x16 NOR Flash） 專用的回讀重新配置

25、邏輯，可支持比特流 256 位 AES 比特流解密，可保護(hù)知識(shí)產(chǎn)權(quán)并防止復(fù)制設(shè)計(jì) 改進(jìn)的比特流檢錯(cuò) / 糾錯(cuò)功能 自動(dòng)總線寬度檢測(cè)功能從動(dòng)串行模式 支持冷 / 熱啟動(dòng)的多比特流管理 (MBM) 并行菊花鏈 配置 CRC 和 ECC 支持，可實(shí)現(xiàn)最強(qiáng)大、最靈活的器件完整性校驗(yàn) 通過 ICAP 端口進(jìn)行部分重配置,50,RocketIO GTP 收發(fā)器 8 - 24 個(gè)通道 RocketIO GTP 收發(fā)器，速度:100 Mb/s 到 3.2 Gb/s (6.5Gb/s)。 完全時(shí)鐘和數(shù)據(jù)恢復(fù)功能 8/16 位或 10/20 位數(shù)據(jù)通路支持 集成 FIFO/ 彈性緩沖器 通道綁定和時(shí)鐘校正支持 嵌

26、入式 32 位 CRC 生成 / 檢查 集成的間隔符檢測(cè)或 A1/A2 檢測(cè)功能 可編程預(yù)加重 （AKA 發(fā)射器均衡） 可編程發(fā)射器輸出擺幅 ，可編程接收器均衡 ，可編程接收器終端 嵌入式支持：帶外 (OOB) 信令：串行 ATA；信標(biāo)、電氣空閑和 PCI Express 接收器檢測(cè) 針對(duì)接收器的片上可旁路 AC 耦合 內(nèi)置式 PRBS 生成器 / 校驗(yàn)器,51,三態(tài) (10/100/1000 Mb/s) 以太網(wǎng) MAC 符合 IEEE 802.3 經(jīng)過 UNH 一致性測(cè)試 使用 SelectIO 技術(shù)的 MII/GMII 接口，或者當(dāng)與 RocketIO 收發(fā)器配合使用時(shí)的 SGMII 接口

27、 半雙工或全雙工 支持巨型幀 1000 Base-X PCS/PMA：當(dāng)與 RocketIO GTP 收發(fā)器配合使用時(shí)，可提供完全 1000 Base-X 片上實(shí)現(xiàn) 對(duì)微處理器的 DCR 總線連接,52,與 PCI Express 兼容的集成端點(diǎn)模塊 與 RocketIO GTP 收發(fā)器配合使用，在盡量少用 FPGA邏輯的情況下提供全面的 PCI Express 端點(diǎn)功能。 符合 PCI Express 基礎(chǔ)規(guī)范 1.1 PCI Express 端點(diǎn)模塊或傳統(tǒng) PCI Express 端點(diǎn)模塊 8 倍、4 倍、2 倍或 1 倍通道寬度 電源管理支持 用 Block RAM 作緩沖 完全緩沖式發(fā)

28、送與接收 訪問 PCI Express 配置空間和內(nèi)部配置的管理界面 全程支持最大有效載荷 （128 字節(jié)到 4096 字節(jié)） 最多兩條虛擬通道 (VC) 循環(huán)、加權(quán)循環(huán)或嚴(yán)格優(yōu)先級(jí) VC 仲裁 最多 6 x 32 位或 3 x 64 位 BAR （或 32 位和 64 位組合）,53,第3章主要內(nèi)容,XILINX Virtex-5模塊詳細(xì)概述 Virtex-5 硬件特性 硬件電路設(shè)計(jì),54,Virtex-5速度等級(jí),速度等級(jí) Virtex-5速度等級(jí)分為3個(gè)等級(jí)，即-1(最慢)、-2和-3 (最快)。 不同的速度等級(jí)下，IO開關(guān)特性(LVTTL、LVCMOS、LVDS、HSTL、SSTL和G

29、TL等)、RAM、MEMORY接口(DDR、DDR2和QDDR等)、乘法器、加法器和網(wǎng)絡(luò)接口(SFI、SPI)的速度不同。,55,Virtex-5電源特性,核心電源 VCCint = 1V10%，靜態(tài)電流大小為0.3A4.2A(與型號(hào)相關(guān))，動(dòng)態(tài)電流與運(yùn)行頻率、使用資源等有關(guān)，可以使用Xilinx公司提供的仿真工具Xilinx Power Estimator進(jìn)行評(píng)估。 輔助電源 VCCaux = 2.5V10%，靜態(tài)電流大小為38mA350mA(與型號(hào)相關(guān))，動(dòng)態(tài)電流與運(yùn)行頻率、使用資源有關(guān)，可以使用Xilinx公司提供的工具Xilinx Power Estimator進(jìn)行評(píng)估。 IO Ban

30、k電源 VCCO=1.2V3.3V10%，靜態(tài)電流大小為1.5mA12mA(與型號(hào)相關(guān)),動(dòng)態(tài)電流與使用的實(shí)際情況有關(guān)。 KEY保持電源 Vbat=1V3.6V,Imax=150nA。,56,差分信號(hào)標(biāo)準(zhǔn) LVDS 和擴(kuò)展 LVDS （僅 2.5V） BLVDS （總線 LVDS） ULVDS Hypertransport 差分 HSTL 1.5V 和 1.8V （I 和 II 級(jí)） 差分 SSTL 1.8V 和 2.5V （I 和 II 級(jí)） RSDS （2.5V 點(diǎn)對(duì)點(diǎn)） 單端輸入/輸出標(biāo)準(zhǔn) LVTTL LVCMOS （3.3V、2.5V、1.8V、1.5V 和 1.2V） PCI （33

31、 和 66 MHz） PCI-X GTL 和 GTLP HSTL 1.5V 和 1.8V （I、II、III 和 IV 級(jí)） HSTL 1.2V （一級(jí)） SSTL 1.8V 和 2.5V （I 和 II 級(jí)）,Virtex-5 IO特性,57,IO驅(qū)動(dòng)能力 LVTTL 輸出電流224mA LVCMOS （3.3V 、2.5V ）輸出電流224mA LVCMOS （1.8V、1.5V ）輸出電流216mA LVCMOS （1.2V） 輸出電流28mA IO SWITCH SPEED 不同的IO接口標(biāo)準(zhǔn)、IO電壓和IO模式都會(huì)有不同的開關(guān)速度，詳細(xì)數(shù) 據(jù)請(qǐng)參考相關(guān)器件的DATASHEET,Vir

32、tex-5 IO特性,58,第3章主要內(nèi)容,XILINX Virtex-5模塊詳細(xì)概述 Virtex-5 硬件特性 硬件電路設(shè)計(jì),59,FPGA型號(hào)選擇,1、根據(jù)所需要的邏輯資源(LE) 和時(shí)鐘資源(DCM個(gè)數(shù))，選擇具有合適大小的LE和合適數(shù)目DCM的FPGA 2、根據(jù)需要的IO數(shù)選擇合適的FPGA的封裝形式。 3、選擇封裝時(shí)考慮一下芯片的面積和布線情況。,60,選擇FPGA 的配置EPROM,1、查看數(shù)據(jù)手冊(cè)根據(jù)，根據(jù)FPGA的型號(hào)選擇合適容量的EPROM。 2、根據(jù)需要選擇相應(yīng)的配置模式。 主/從 SelectMAP 模式：速度很快，連線多，不便于布線 主/從 串模式：連線少，布線方便，但速度慢 SPI模式：布線較方便，速度一般，成本低。 BPI模式：成本低，速度快，連線多，不便于布線。 3、 根據(jù)配置模式選擇相應(yīng)的EPROM的型號(hào)。 SelectMAP 模式和串行模式：使用XILINX公司的Platform Flash SPI模式：具有標(biāo)準(zhǔn)SPI接口的Flash 。 BPI模式：具有標(biāo)準(zhǔn)并行接口的NOR Flash 。,61,FPGA 的電