1、第2章 微處理器,微處理器，又稱(chēng)中央處理單元（Central Processing Unit,CPU)是采用大規(guī)模（LSI）或超大規(guī)模集成電路（VLSI）技術(shù)制成的半導(dǎo)體芯片。它將控制單元，寄存器組，算術(shù)邏輯單元（ALU）及內(nèi)部總線(xiàn)集成在芯片上，組成具有運(yùn)算器和控制器功能的部件。,2.1 8086微處理器的結(jié)構(gòu),8086是Intel系列的第三代16位微處理器，采用了HMOS高密度工藝，每片集成4萬(wàn)多只晶體管，單一+5v電源，主頻為5MHz/10MHz。它的內(nèi)部和外部的數(shù)據(jù)總線(xiàn)寬度是16位，地址總線(xiàn)寬度20位，可尋址空間達(dá)220，即1MB。,2.1.1 8086的功能結(jié)構(gòu),8086微處理器的內(nèi)部

2、功能結(jié)構(gòu)（如圖）由兩個(gè)獨(dú)立的工作部件執(zhí)行部件EU（Execution Unit）和總線(xiàn)接口部件BIU（Bus Interface Unit）構(gòu)成 ： 1. 執(zhí)行部件EU：由運(yùn)算器、寄存器組、控制器等組成，負(fù)責(zé)指令的執(zhí)行 2.總線(xiàn)接口部件BIU：由指令隊(duì)列、地址加法器、總線(xiàn)控制邏輯等組成，負(fù)責(zé)與系統(tǒng)總線(xiàn)打交道,數(shù)據(jù)寄存器,指針 和變 址寄 存器,8086CPU的內(nèi)部功能結(jié)構(gòu)框圖,1.執(zhí)行部件EU,(1)EU的功能： A. 從BIU的指令隊(duì)列緩沖器中取出指令，由EU控制器的指令譯碼器譯碼產(chǎn)生相應(yīng)的操作控制信號(hào)給各部件 B. 對(duì)操作數(shù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算結(jié)果的狀態(tài)特征保存到狀態(tài)寄存器FR

3、中 C. EU不直接與CPU外部系統(tǒng)相連，當(dāng)需要與主存儲(chǔ)器或I/O設(shè)備交換數(shù)據(jù)時(shí)，EU向BIU發(fā)出命令，并提供給BIU16位有效地址及所需傳送的數(shù)據(jù),(2)執(zhí)行部件EU的組成 A. EU由算術(shù)邏輯單元ALU B. 通用數(shù)據(jù)寄存器組(4個(gè)16位通用寄存器） AX、BX、CX、DX C. 地址指針和變址寄存器(4個(gè)16位專(zhuān)用寄存器） SP、BP、SI、DI D. 標(biāo)志寄存器 (FR/PSW) E. 數(shù)據(jù)暫存寄存器 F. EU控制器組成,（3）EU的特點(diǎn)： A.通用數(shù)據(jù)寄存器AX，BX，CX，DX，既可以作16位寄存器使用，也可以分成高、低8位分別作兩個(gè)8位寄存器使用。地址指針BP，SP和變址寄存器

4、SI，DI都是16位寄存器。 B.ALU的核心是16位二進(jìn)制加法器 C.16位狀態(tài)標(biāo)志寄存器（7位未用）存放操作后的狀態(tài)特征和設(shè)置的控制標(biāo)志。如下圖所示： D.EU控制器是執(zhí)行指令的控制電路，實(shí)現(xiàn)從隊(duì)列中取指令、譯碼、產(chǎn)生控制信號(hào)等。,2.總線(xiàn)接口部件BIU,(1) BIU的功能: 1) BIU從主存取指令送到指令隊(duì)列緩沖器 2) CPU執(zhí)行指令時(shí)，總線(xiàn)接口單元要配合EU從指定的主存單元或外設(shè)端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給EU或把EU的操作結(jié)果傳送到指定的主存單元或外設(shè)端口中 3) 計(jì)算并形成訪(fǎng)問(wèn)存儲(chǔ)器的20位物理地址,(3)BIU的組成: 1) 4個(gè)16位段寄存器 DS、ES、CS、SS 2)

5、16位指令指針寄存器（IP） 3) 20位物理地址加法器 4) 6字節(jié)指令隊(duì)列及總線(xiàn)控制邏輯,(3)BIU的特點(diǎn)：,1) 指令隊(duì)列是由6個(gè)字節(jié)的寄存器組成（8088指令隊(duì)列由4個(gè)字節(jié)組成），采用“先進(jìn)先出”原則。,(3)BIU的特點(diǎn)：,2) 地址加法器是用來(lái)產(chǎn)生20位存儲(chǔ)器物理地址的。物理地址的計(jì)算公式為： 物理地址(20位)= 段基址(16位)16+ 偏移地址(16位) 由尋址方式計(jì)算出的有效地址EA（Effective Address） 3) 8086分配20條引腳線(xiàn)分時(shí)傳送20位地址，16位數(shù)據(jù)和4位狀態(tài)信息。,2.1.2 8086的寄存器結(jié)構(gòu),8086CPU內(nèi)部設(shè)有三組信息寄存器（通用

6、數(shù)據(jù)寄存器組，地址指針和變址寄存器，段寄存器組）和一個(gè)標(biāo)志寄存器及一個(gè)指令指針寄存器IP。,1.通用數(shù)據(jù)寄存器,EU中設(shè)置了四個(gè)16位通用寄存器，它們分別是AX,BX,CX和DX。它們可以拆成兩個(gè)獨(dú)立的8位寄存器使用。通用寄存器可參與算術(shù)和邏輯運(yùn)算，但它們還有各自特殊的用途。 它們的具體用法如圖所示：,表2-1 8086中通用寄存器的一般用法和隱含用法,2.指針及變址寄存器（4個(gè)16位寄存器）,EU中有兩個(gè)地址指針寄存器和兩個(gè)變址寄存器，它們分別為： SP（Stack Pointer），堆棧指針寄存器 BP（Base Pointer），基址指針寄存器 SI （Source Index），源變址

7、寄存器 DI （Destination Index），目的變址寄存器 它們的應(yīng)用如圖所示：,表2-2 8086中地址寄存器的一般用法和隱含用法,8086寄存器的特別說(shuō)明： (1)8086的堆棧及堆棧操作有以下特點(diǎn)： 雙字節(jié)操作。即每次進(jìn)、出棧的數(shù)據(jù)均為兩字節(jié)。且高位字節(jié)對(duì)應(yīng)高地址，低位字節(jié)對(duì)應(yīng)低地址。無(wú)論是源操作數(shù)還是目的操作數(shù)，也無(wú)論是存儲(chǔ)器操作數(shù)還是寄存器操作數(shù)，都必須按這個(gè)原則執(zhí)行。 堆棧向低地址方向生成。數(shù)據(jù)每次進(jìn)棧時(shí)堆棧指針SP向低地址方向移動(dòng)(減2)；反之，數(shù)據(jù)出棧時(shí)，SP向高地址方向移動(dòng)(加2) (2)BP、BX都被稱(chēng)為基址指針，但兩者用法不同。BP只能尋址堆棧段(段缺省)，不允

8、許段跨越；BX可以尋址數(shù)據(jù)段(段缺省)，也可以尋址附加段(段跨越)。 (3)由于大多數(shù)算術(shù)和邏輯運(yùn)算中又可以使用BP、SP和變址寄存器，因而也將這4個(gè)寄存器歸入通用寄存器組。使用中應(yīng)該注意這4個(gè)寄存器只能用于16位的存取操作,3.段寄存器,8086CPU中有4個(gè)段寄存器，用于存放當(dāng)前程序所用的各段的起始地址，也稱(chēng)為段的基地址。 1.代碼段寄存器CS（Code Segment） 其內(nèi)容左移4位再加上指令指針I(yè)P的內(nèi)容，就形成下一條要執(zhí)行的指令存放的實(shí)際物理地址。 2.數(shù)據(jù)段寄存器DS（Data Segment） DS中的內(nèi)容左移4位再加上按指令中存儲(chǔ)器尋址方式計(jì)算出來(lái)的偏移地址，即為數(shù)據(jù)段指定的

9、單元進(jìn)行讀寫(xiě)的地址。 3.堆棧段寄存器SS（Stack Segment） 堆棧是按“后進(jìn)先出”原則組織的一個(gè)特別存儲(chǔ)區(qū)。操作數(shù)的存放地址是由SS的內(nèi)容左移4位再加上SP的內(nèi)容而形成的。 4.附加段寄存器ES（Extended Segment） 附加段是在進(jìn)行字符串操作時(shí)作為目的區(qū)地址使用的一個(gè)附加數(shù)據(jù)段。在字符串操作指令中SI作為源變址寄存器，DI作為目的變址寄存器，其內(nèi)容都是偏移地址。,SP，BP，SI，DI與段寄存器聯(lián)用說(shuō)明,（1）SP,BP與SS聯(lián)用確定堆棧段中某一存儲(chǔ)器單元的地址，SP用來(lái)表示棧頂?shù)钠频刂?，BP可作為堆棧區(qū)中的一個(gè)基地址以便訪(fǎng)問(wèn)堆棧中的其他信息。 （2）SI,DI與D

10、S聯(lián)用確定數(shù)據(jù)段中某一存儲(chǔ)器單元的地址，SI和DI有自動(dòng)增量和自動(dòng)減量的功能。在串處理指令中，SI和DI作為隱含的源變址和目的變址寄存器，SI和DS聯(lián)用，DI和ES聯(lián)用，分別達(dá)到在數(shù)據(jù)段和附加段中尋址的目的。 （3）DF為1，SI、DI減量，由高地址向低地址處理；DF為0，SI、DI增量，由低地址向高地址處理,4.指令指針寄存器和標(biāo)志寄存器,（1）指令指針寄存器IP 指令指針寄存器IP是一個(gè)16位的表示地址指針的寄存器 （2）標(biāo)志寄存器FR（Flag Register） 標(biāo)志寄存器也稱(chēng)為程序狀態(tài)字PSW（Program Status Word）寄存器，它是一個(gè)16位的標(biāo)志寄存器，但僅使用其中的

11、9位。其中CF,OF,AF,ZF,SF,PF為6個(gè)狀態(tài)標(biāo)志位；DF，IF和TF為3個(gè)控制標(biāo)志位。如下圖所示：,狀態(tài)信息由中央處理機(jī)根據(jù)計(jì)算機(jī)的結(jié)果自動(dòng)設(shè)置，6位狀態(tài)位的意義說(shuō)明如下： OF（OverFlag）溢出標(biāo)志：溢出為1 8位帶符號(hào)數(shù)范圍+127 -128 16位帶符號(hào)數(shù)范圍+32767 -32768 SF（SignFlag）符號(hào)標(biāo)志：負(fù)為1，取最高有效位 ZF（ZeroFlag）零標(biāo)志：是0為1 CF (CarryFlag) 進(jìn)位標(biāo)志：有進(jìn)位為1 AF (AuxiliaryFlag)輔助進(jìn)位標(biāo)志：第3位有進(jìn)位置1(半字節(jié)） PF (ParityFlag)奇偶進(jìn)位標(biāo)志：結(jié)果中低8位1的個(gè)

12、數(shù)為偶數(shù)置1。,控制信息由系統(tǒng)程序或用戶(hù)程序根據(jù)需要用指令設(shè)置，控制標(biāo)志（3個(gè)）： DF(Direction Flag)方向標(biāo)志：DF為1，SI、DI減量，由高地址 向低地址處理；DF為0，SI、DI增量，由低地址向高地址處理 IF(Interupt Flag )中斷標(biāo)志： IF為1時(shí)允許中斷 TF(Trap Flag)陷阱標(biāo)志（ 又叫跟蹤標(biāo)志）：每執(zhí)行一條指令就引起一個(gè)內(nèi)部中斷。用于單步方式操作，TF為1，指令執(zhí)行完后產(chǎn)生陷阱，由系統(tǒng)控制計(jì)算機(jī)；TF為0，CPU不產(chǎn)生陷阱，正常工作.,在本書(shū)第三章中介紹的匯編程序調(diào)試軟件DEBUG中提供了測(cè)試標(biāo)志位的方法，標(biāo)志位0或1是用兩個(gè)字母來(lái)表示的。,

13、4.指令指針寄存器和標(biāo)志寄存器,例題,例1: MOV AX, 2345H MOV BX, 3219H ADD AX, BX 指令執(zhí)行后，(AX)=555EH OF=0, CF=0, ZF=0, SF=0，AF=0，PF=0 例2: MOV AX, 0FFFFH MOV BX, 1 ADD AX, BX 指令執(zhí)行后，(AX)=0 OF=0, CF=1, ZF=1, SF=0 ， AF=1，PF=1,答案,1: 0010 0011 0100 0101 0011 0010 0001 1001 0101 0101 0101 1110 指令執(zhí)行后，(AX)=555EH OF=1, CF=0, ZF=0,

14、 SF=0，AF=0，PF=0,5.存儲(chǔ)器組織與分段,所謂存儲(chǔ)器分段技術(shù)就是把1MB空間分成若干邏輯段，每個(gè)邏輯段的容量64KB。 段內(nèi)地址是連續(xù)的，段與段之間是互相獨(dú)立的。 邏輯段可以在整個(gè)存儲(chǔ)空間浮動(dòng)，即段的排列可以連續(xù)、分開(kāi)、部分重疊或完全重疊，非常靈活。 這里所謂的重疊是指存儲(chǔ)單元可以分屬于不同的邏輯段。,存儲(chǔ)器的邏輯分段,斷開(kāi)排列,存儲(chǔ)器物理地址的形成,例題,例3: 設(shè)（DS）=1200H（SI）=0345H 物理地址：12345H 例4: 設(shè)(CS)=4235H ,(IP)=0A66H 物理地址：42DB6H,6. I/O組織,8086系統(tǒng)和外部設(shè)備之間是通過(guò)I/O接口進(jìn)行相互傳輸

15、信息的。 每個(gè)I/O接口都有一個(gè)或幾個(gè)I/O端口，一個(gè)端口往往對(duì)應(yīng)于接口上一個(gè)寄存器或一組寄存器。 微機(jī)要為每個(gè)I/O端口分配一個(gè)地址，稱(chēng)端口地址。端口地址和存儲(chǔ)單元地址一樣，應(yīng)具有惟一的地址編碼。 微機(jī)I/O端口有兩種編址方式 （1）統(tǒng)一編址 （2）獨(dú)立編址,編址方式,統(tǒng)一編址 這種編址方式是將I/O端口和存儲(chǔ)單元統(tǒng)一編址，即把I/O端口置于存儲(chǔ)器空間，也看作是存儲(chǔ)單元。因此，存儲(chǔ)器的各種尋址方式均可用來(lái)尋址I/O端口。在這種方式下I/O端口操作功能強(qiáng)，使用起來(lái)也很靈活，I/O接口與CPU的連接和存儲(chǔ)器與CPU的連接相似。但是I/O端口占用了一定的存儲(chǔ)空間，而且執(zhí)行I/O操作時(shí)，因地址位數(shù)長(zhǎng)

16、，速度較慢。 獨(dú)立編址 這種編址方法是將I/O端口進(jìn)行獨(dú)立編址，I/O端口空間與存儲(chǔ)器空間相互獨(dú)立。這就需要設(shè)置專(zhuān)門(mén)的輸入、輸出指令對(duì)I/O端口進(jìn)行操作。8086系統(tǒng)采用的就是這種獨(dú)立的I/O編址方式。,端口地址說(shuō)明,8086使用A15A0這16根地址線(xiàn)作為I/O端口地址線(xiàn)，可訪(fǎng)問(wèn)端口最多可達(dá)64K個(gè)8位端口或32K個(gè)16位端口。 和存儲(chǔ)器的字單元一樣，對(duì)于奇地址的16位端口的訪(fǎng)問(wèn)，要進(jìn)行兩次操作才能完成。 16位的I/O端口地址無(wú)需經(jīng)過(guò)地址加法器產(chǎn)生，因而不使用段寄存器。 從AB總線(xiàn)上發(fā)出的端口地址仍為20位，只不過(guò)最高四位A19A16為0。,練習(xí),1: MOV AX, 6A3EH MOV

17、BX, 26A7H ADD AX, BX 指令執(zhí)行后，(AX)=?, OF=?, CF=？, ZF=？, SF=？，AF=？，PF=？ 2：設(shè)(CS)=4500H ,(IP)=2122H 求物理地址？,答案,1: 0110 1010 0011 1110 0010 0110 1010 0111 1001 0000 1110 0101 指令執(zhí)行后，(AX)=90E5H OF=1, CF=0, ZF=0, SF=1，AF=1，PF=0 2：設(shè)(CS)=4500H ,(IP)=2122H 求物理地址？47122H,2.3.3 Intel新技術(shù),1超線(xiàn)程技術(shù) 2. Intel 64位技術(shù) 3. Inte

18、l 多核技術(shù),1超線(xiàn)程技術(shù),所謂的超線(xiàn)程技術(shù)，就是在一個(gè)IA-32CPU內(nèi)，兩個(gè)或多個(gè)邏輯處理器通過(guò)共享物理處理器上的幾乎所有執(zhí)行資源并各自維持一套完整的結(jié)構(gòu)狀態(tài)，從而在一個(gè)物理處理器模擬出兩個(gè)或更多的邏輯處理器。 這樣，CPU就可以并行的執(zhí)行兩個(gè)分離的代碼流，也就提高了執(zhí)行多線(xiàn)程操作系統(tǒng)和應(yīng)用程序，以及多任務(wù)環(huán)境下執(zhí)行單線(xiàn)程程序的性能。與超線(xiàn)程技術(shù)所帶來(lái)的性能提升相比，它幾乎不用增加額外的成本，只需小規(guī)模的改變處理器的設(shè)計(jì)。,2. Intel 64位技術(shù),（1）兼容模式允許大多數(shù)32位軟件無(wú)須修改就能運(yùn)行在64位操作系統(tǒng)中，然而運(yùn)行在虛擬8086模式下或使用硬件任務(wù)管理中的傳統(tǒng)應(yīng)用程序?qū)o(wú)法工作。兼容模式像傳統(tǒng)的保護(hù)模式