1、1,微機原理與接口技術,第5章 微機的存儲系統(tǒng),2,第5章 微機的存儲系統(tǒng),5.1 存儲器概述 5.2 半導體存儲器的基本知識 5.3 微機系統(tǒng)中的主存儲器組織 5.4 高速緩沖存儲器 5.5 輔助存儲器,3,第5章 微機的存儲系統(tǒng)5.1 存儲器概述,一個雙穩(wěn)態(tài)的半導體電路或磁性材料的存儲元均可存儲一位二進制代碼，這個二進制代碼位是存儲器中最小的存儲單位，稱為一個存儲位或存儲元。 由若干個存儲元組成一個存儲單元。 由許多存儲單元組成一個存儲器。 有了存儲器，計算機就具有記憶能力。 由存放程序和數(shù)據(jù)的各類存儲設備及相關軟件構成存儲系統(tǒng)。,4,第5章 微機的存儲系統(tǒng)5.1 存儲器概述,5.1.1

2、存儲器的分類按存儲介質分類,5,第5章 微機的存儲系統(tǒng)5.1 存儲器概述,5.1.1 存儲器的分類按信息的可保存性分類,易失性 存儲器,非易失性 存儲器,6,第5章 微機的存儲系統(tǒng)5.1 存儲器概述,5.1.1 存儲器的分類按在計算機系統(tǒng)中的作用分類 主存儲器又稱內部存儲器，用來存放當前正在使用或者經(jīng)常使用的程序和數(shù)據(jù)，CPU可直接對它進行訪問。主存由半導體存儲器組成，包括ROM和RAM兩種類型，其中ROM用于存放系統(tǒng)軟件、系統(tǒng)參數(shù)或永久性數(shù)據(jù)，RAM用于存放臨時性數(shù)據(jù)和應用程序，主要采用單極型(MOS)半導體存儲器件。 輔助存儲器又稱外部存儲器，主要用來存放當前暫時不參加運算的程序和數(shù)據(jù)，通

3、常CPU不直接訪問輔存。 高速緩沖存儲器(Cache)用于彌補計算機內部各器件之間的速度差異。主要采用雙極型(TTL)半導體存儲器件。,7,第5章 微機的存儲系統(tǒng)5.1 存儲器概述,5.1.2 存儲器的主要性能指標 存儲容量存儲器能夠存儲二進制信息的數(shù)量，常用單位：B、KB、MB、GB、TB。計算機可直接尋址的主存容量由地址碼位數(shù)確定。 存儲器存取時間和存取速度存儲器存取時間又稱為存儲器訪問時間，是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，也稱為讀寫時間。存取速度是存取時間的倒數(shù)。 磁表面存儲器不同于半導體存儲器，其數(shù)據(jù)存取需要磁頭的機械運動，因此其操作過程由：磁道定位時間、磁頭等待時間

4、、讀寫時間及傳送時間等部分組成，而且定位時間、磁頭等待時間都與磁頭當前的位置和要存取的數(shù)據(jù)位置有關，因此通常采用平均值表示。 價格/位常用每字節(jié)或每MB成本表示，即C=價格/容量 可靠性通常用平均無故障工作時間（Mean Time Between Failures，簡稱MTBF）即兩次故障之間的平均時間來衡量。,8,第5章 微機的存儲系統(tǒng)5.1 存儲器概述,5.1.3 存儲系統(tǒng)的概念 存儲系統(tǒng)由存放程序和數(shù)據(jù)的各類存儲設備及相關軟件構成。 應用程序員透明，并且從應用程序員角度看它是一個存儲器 速度接近最快的那個存儲器 容量與容量最大的那個存儲器相等或接近 單位容量的價格接近最便宜的那個存儲器,

5、9,第5章 微機的存儲系統(tǒng)5.1 存儲器概述,5.1.3 存儲系統(tǒng)的概念 存儲系統(tǒng)由存放程序和數(shù)據(jù)的各類存儲設備及相關軟件構成。,高速緩存的引入，把慢速的內存當高速內存來使用。,虛擬存儲器技術是在內存與外存之間引入相應的硬件和軟件，把大容量的外存當大容量的內存來使用。,10,第5章 微機的存儲系統(tǒng),5.1 存儲器概述 5.2 半導體存儲器的基本知識 5.3 微機系統(tǒng)中的主存儲器組織 5.4 高速緩沖存儲器 5.5 輔助存儲器,11,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.1 半導體存儲器的特點 速度快，存取時間可達到納秒(ns)級 高度集成化，不僅存儲單元所占的空間小，而

6、且譯碼電路和數(shù)據(jù)緩沖寄存器以及存儲單元都集成在一個芯片中，體積特別小 功耗低，一般為幾十毫瓦(mW),12,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.2 半導體存儲器芯片的結構,13,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.2 半導體存儲器芯片的結構,位片結構組成存儲單元的存儲元只有一位，譯碼選中一個存儲單元時只能進行一位信息的讀寫，即字長等于1位。 字片結構字長大于1位，可以為4位或8位等。 存儲芯片的容量一般用字數(shù)字長表示。如：1K1位、1288位 SRAM常采用字片結構，DRAM常采用位片結構。,14,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的

7、基本知識,5.2.2 半導體存儲器芯片的結構,地址鎖存器的作用是保存CPU輸入的地址信息，以等待譯碼電路選擇存儲單元。,15,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.2 半導體存儲器芯片的結構,譯碼器將地址碼轉換成譯碼器輸出線上相應的有效電平，表示選中某一存儲單元，并由驅動器提供驅動電流去驅動相應的讀寫電路，完成被選中單元的讀寫操作。 譯碼驅動方式有兩種：一維地址譯碼、二維地址譯碼。,16,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.2 半導體存儲器芯片的結構 一維地址譯碼每個存儲單元連在一條字線上，由地址譯碼器驅動字線。 缺點：當?shù)刂肪€增加時，譯碼器的

8、復雜度按2n增加。,17,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.2 半導體存儲器芯片的結構 二維地址譯碼把n位地址分成大致相等的兩段，一段用于水平方向作X地址線， 另一段用于垂直方 向作Y地址線，存儲 單元的地址由X和Y 兩個方向的地址來 決定。,18,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.2 半導體存儲器芯片的結構,包括讀出放大器、寫入電路和讀寫控制電路，用以完成被選中存儲單元中各位的讀出和寫入操作。,19,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.2 半導體存儲器芯片的結構,控制邏輯接收CPU送來的啟動、讀、寫及清除命令，

9、經(jīng)控制電路處理后，由控制邏輯產(chǎn)生一組時序信號來控制存儲器的讀出和寫入操作。,20,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.3 典型芯片 SRAM 引腳特點 地址線 An 接 CPU 的地址總線 AB 數(shù)據(jù)線 Dm 接 CPU 的數(shù)據(jù)總線 DB 片選線 /CE（/CS）由 CPU 的 AB 線譯碼產(chǎn)生 讀寫線 /OE、/WE 由 CPU 的控制線 /RD、/WR控制,21,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.3 典型芯片 1. SRAM存儲芯片Intel 2114 1K4bit的SRAM存儲器芯片,22,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的

10、基本知識,5.2.3 典型芯片 2. SRAM存儲芯片Intel 6264 8K8bit低功耗CMOS SRAM,23,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.3 典型芯片 2. SRAM存儲芯片Intel 6264 8K8bit低功耗CMOS SRAM 提供兩條片選線是為了應用時控制方式多樣 讀寫線為兩條是為不同CPU服務,24,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.3 典型芯片 3. DRAM存儲芯片Intel 4164 64K1bit的DRAM存儲器芯片,25,第5章 微機的存儲系統(tǒng)5.2 半導體存儲器的基本知識,5.2.3 典型芯片 4.

11、EPROM存儲芯片Intel 2716 2K8bit,26,第5章 微機的存儲系統(tǒng),5.1 存儲器概述 5.2 半導體存儲器的基本知識 5.3 微機系統(tǒng)中的主存儲器組織 5.4 高速緩沖存儲器 5.5 輔助存儲器,27,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 1. 存儲器容量的擴展 根據(jù)存儲器所要求的容量和選定的存儲芯片的容量，就可以計算出總的芯片數(shù)，即： 總片數(shù)=總容量/單個芯片容量 例如:存儲器容量為8K8bit，若選用2114芯片(1K4bit)，則需要 (8K8bit)/(1K4bit)=82(片) 存儲器擴展技術有位擴展、字擴展和位字同時

12、擴展三種。,28,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 1. 存儲器容量的擴展 位擴展：因每個字的位數(shù)不夠而擴展數(shù)據(jù)輸出線的數(shù)目； 字擴展：因總的字數(shù)不夠而擴展地址輸入線數(shù)目，也稱為地址擴展；,29,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 1. 存儲器容量的擴展位擴展 例如：用64K1bit的存儲器芯片組成64K8bit的存儲器，所需芯片數(shù)為 (64K8bit)/(64K1bit)=8(片),30,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 1. 存儲器容量的

13、擴展字擴展 例如：用8K8bit的SRAM組成64K8bit的存儲器，所需芯片數(shù)為 (64K8bit)/(8K8bit)=8(片),31,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 1. 存儲器容量的擴展字擴展 例如：用8K8bit的SRAM組成64K8bit的存儲器，所需芯片數(shù)為 (64K8bit)/(8K8bit)=8(片),32,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 1. 存儲器容量的擴展字和位同時擴展 例如：用16K4bit的SRAM組成64K8bit的存儲器，所需芯片數(shù)為 (64K8bit)/(

14、16K4bit) =42(片),33,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選 CPU要實現(xiàn)對存儲單元的訪問，首先要選中存儲芯片，即進行片選；然后再從選中的芯片中依據(jù)地址碼選擇出相應的存儲單元，以進行數(shù)據(jù)存取，這稱為字選。 地址總線的低位地址線直接與各存儲芯片的地址線連接。所需低位地址線的數(shù)目N與存儲芯片容量L的關系：L2N。 地址總線余下的高位地址線經(jīng)譯碼后，做各存儲芯片的片選。通常M/IO信號也參與片選譯碼。,34,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器

15、芯片的地址分配和片選 例如：設某系統(tǒng)地址總線寬度為20bit，數(shù)據(jù)總線寬度為8bit?，F(xiàn)采用8K8芯片實現(xiàn)32KB擴展存儲器。 擴展存儲器共需要8K8的存儲芯片數(shù)量N(32K8)/(8K8)=41片 數(shù)據(jù)線：芯片數(shù)據(jù)線互連后與系統(tǒng)數(shù)據(jù)線連接； 讀寫控制線：所有芯片的讀/寫線分別互連后與系統(tǒng)相連； 低位地址線：8K容量的存儲芯片需要13根地址線進行字選，所有芯片地址線互連后與系統(tǒng)的低13位地址線（A0-A12）連接； 高位地址線：剩余的7根系統(tǒng)地址線（A13-A19）可用于產(chǎn)生所需的4根片選線；,35,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存

16、儲器芯片的地址分配和片選 常用的片選控制譯碼方法有線性選擇法、譯碼法（部分譯碼法、全譯碼法）等。 線性選擇法 CPU的某條片選地址線直接接存儲器芯片的片選端 部分譯碼法 CPU的部分片選地址線參加譯碼輸出控制片選端 全譯碼法 CPU的全部片選地址線參加譯碼輸出控制片選端,地址信號不完全確定，所以存在地址重疊問題，浪費尋址空間，并可能導致誤操作,36,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選線選法 當存儲器容量不大，所使用的存儲芯片數(shù)量不多，而CPU尋址空間遠遠大于存儲器容量時，可用高位地址線直接作為存儲芯片的片選信號

17、，每一根地址線選通一塊芯片，這種方法稱為線性選擇法(線選法)。,37,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選線選法 4個片選信號必須使用4根地址線，電路結構簡單，缺點是： 系統(tǒng)必須保證A16A13不能同時為有效低電平； 因為最高段地址信號(A19A17)不參與譯碼，存在地址重疊問題；,38,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選線選法 例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RA

18、M在內存儲器系統(tǒng)中的地址范圍,39,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選線選法 例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍 芯片存儲量與片內地址、數(shù)據(jù)線 ROM 存儲量1KB，地址線A0A9、數(shù)據(jù)線D0D7 RAM 存儲量1KB，地址線A0A9、數(shù)據(jù)線D0D7 存儲器芯片與 CPU 的片選地址線 A11 控制ROM芯片的片選端CE A12 控制RAM芯片的片選端CE 其余地址線未用,40,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)

19、中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選線選法 例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍,1KB RAM芯片存儲范圍圖 當A15、A14、A13、A10 = 0000時，1KB RAM存儲范圍為0800H 0BFFH 當A15、A14、A13、A10 = 1111時，1KB RAM存儲范圍為EC00H EFFFH 由于有 4 條地址線未參加譯碼,每個存儲單元的地址重碼24 = 16個,41,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的

20、擴展技術 2. 存儲器芯片的地址分配和片選線選法 例:由Z80CPU與1KBROM、1KBRAM構成的計算機系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍,1KB ROM芯片存儲范圍圖 當A15、A14、A13、A10 = 0000時，1KB ROM存儲范圍為1000H 13FFH 當A15、A14、A13、A10 = 1111時，1KB ROM存儲范圍為F400H F7FFH 由于有 4 條地址線未參加譯碼,每個存儲單元的地址重碼24 = 16個,42,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和

21、片選線選法 優(yōu)點 無存儲器芯片片選譯碼器 硬件電路簡單 缺點 較多使用片選地址線 各存儲芯片地址范圍不連續(xù) 僅用部分片選地地線，存儲單元有重復地址 不能擴展內存儲器,43,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法 用高位地址中的一部分地址進行譯碼產(chǎn)生片選信號。,44,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法,45,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址

22、分配和片選部分譯碼法,46,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法 例:由Z80CPU與1KB ROM、1KB RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。,47,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法 例:由Z80CPU與1KB ROM、1KB RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。 芯片存儲量與片內地址、數(shù)據(jù)

23、線 ROM、RAM 存儲量1KB，地址線A0 A9、數(shù)據(jù)線D0 D7 內存儲器容量與 CPU 地址線 存儲量2KB 需要11條 CPU 地址線 地址線 A0 A9 為存儲芯片的片內地址線 地址線 A10為部分片選地址線,48,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法 例:由Z80CPU與1KB ROM、1KB RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。,1KB ROM芯片存儲范圍圖 當A15、A14、A13、A12、A11 = 00000時，1KB ROM

24、存儲范圍為0000H 03FFH 當A15、A14、A13、A12、A11 = 11111時，1KB ROM存儲范圍為F800H FBFFH 由于A11 A15共5條地址線未參加譯碼,每個存儲單元的地址重碼25 = 32個,49,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法 例:由Z80CPU與1KB ROM、1KB RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。,1KB RAM芯片存儲范圍圖 當A15、A14、A13、A12、A11 = 00000時，1KB R

25、AM存儲范圍為0400H 07FFH 當A15、A14、A13、A12、A11 = 11111時，1KB RAM存儲范圍為FC00H FFFFH 由于A11 A15共5條地址線未參加譯碼,每個存儲單元的地址重碼25 = 32個,50,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法 例:由Z80CPU與1KB ROM、1KB RAM構成的計算機系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內存儲器系統(tǒng)中的地址范圍。 問:若選擇A11作譯碼輸入,1KB ROM芯片存儲范圍圖范圍為0000H 03FFH 1KB R

26、AM芯片存儲范圍圖范圍為0800H 0BFFH,51,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選部分譯碼法 優(yōu)點 僅用存儲系統(tǒng)所需的最少片選地址線 最小的譯碼器電路 缺點 若合理選用片選地址線，存儲芯片地址范圍連續(xù) 若錯誤選用片選地址線，存儲芯片地址范圍不連續(xù) 僅用部分片選地址線，存儲單元有重復地址 不能擴展內存儲器,52,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選全譯碼法 用全部的高位地址進行譯碼產(chǎn)生片選信號。,53,第5章 微機的存儲系統(tǒng)5

27、.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選全譯碼法,全譯碼法構成的8K8bit存儲器的連接圖,54,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選全譯碼法,55,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展技術 2. 存儲器芯片的地址分配和片選全譯碼法,全譯碼方式下，系統(tǒng)的每一條地址線都應該參與譯碼。設該擴展存儲器占用0C0000H開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號與各芯片所占地址空間的關系： 從該表中可以看出： 低位地

28、址線A12A0應直接接在存儲芯片上，尋址片內8K單元； 次高位地址線A14A13譯碼后產(chǎn)生片選信號區(qū)分4個存儲芯片； 最高位地址線A19A15及控制信號M/(/IO)可用作片選信號有效的使能控制。,56,符合要求的全譯碼電路1, 8K*8 D07, 8K*8 D07, 8K*8 D07,CS1 8K*8 D07,用門電路完成片選譯碼電路結構看起來比較復雜。,M/IO A19 A18 A17 A16 A15 A14 A13,57,符合要求的全譯碼電路2,用譯碼器代替門電路完成片選譯碼，電路工作穩(wěn)定，結構簡練。,58,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.1 存儲器的擴展

29、技術 2. 存儲器芯片的地址分配和片選全譯碼法 全譯碼法中的譯碼芯片 定義：有N條輸入線，則有2N條輸出線，且輸出線中僅1線為H(L)其余為L(H)。 類型：1 2 譯碼器，74LS04（反相器） 2 4 譯碼器，74LS139 3 8 譯碼器，74LS138 4 16 譯碼器，74LS154,59,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.2 主存儲器的接口技術 1. CPU與SRAM、ROM的連接 在微型計算機系統(tǒng)中，CPU對存儲器進行讀/寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應的讀/寫控制信號，最后才能在數(shù)據(jù)總線

30、上進行數(shù)據(jù)交換。所以，存儲器芯片與CPU之間的連接實質上就是存儲器與系統(tǒng)總線的連接，包括： 地址總線的連接 數(shù)據(jù)總線的連接 控制總線的連接,60,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.2 主存儲器的接口技術 1. CPU與SRAM、ROM的連接 在連接中需要考慮的問題如下： 總線的負載能力。在設計CPU芯片時，一般考慮其輸出線的直流負載能力為帶一個TTL負載。 CPU的時序和存儲器的存取速度之間的配合問題。 存儲器的地址分配和片選問題。 控制信號的連接。,61,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.2 主存儲器的接口技術 2. CPU與DRA

31、M的連接 DRAM與CPU的連接較復雜，要增加多路轉換器和刷新控制部分 DRAM芯片的地址是分行、分列、分時輸入的 DRAM有刷新要求,62,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.3 PC系列微機的主存儲器組織 1. 8位存儲器接口 如果數(shù)據(jù)總線為8位，而主存按字節(jié)編址，則匹配關系比較簡單。對于8位（或準16位）微處理器，典型的時序安排是占用4個CPU時鐘周期，稱為T1T4，構成一個總線周期，一個總線周期中讀/寫一個8位數(shù)據(jù)。 8位微處理器8088提供讀選通、寫選通和IO等控制信號去控制存儲器系統(tǒng)的讀/寫操作。,63,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器

32、組織,5.3.3 PC系列微機的主存儲器組織 2. 16位存儲器接口 對于16位的微處理器8086（或80286），數(shù)據(jù)總線的寬度為16位，因此在一個總線周期內可讀/寫兩個字節(jié)，即先送出偶地址，然后同時讀/寫這個偶地址單元和隨后的奇地址單元的內容，用低8位數(shù)據(jù)總線傳送偶地址單元的數(shù)據(jù)，用高8位數(shù)據(jù)總線傳送奇地址單元的數(shù)據(jù)，這樣讀/寫的字（16位）被稱為規(guī)則字。如果讀/寫的是非規(guī)則字，即從奇地址單元開始的字，這時需要安排兩個總線周期才能實現(xiàn)。,64,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.3 PC系列微機的主存儲器組織 2. 16位存儲器接口,8086的存儲器組織,65,

33、第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.3 PC系列微機的主存儲器組織 2. 16位存儲器接口,66,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.3 PC系列微機的主存儲器組織 2. 16位存儲器接口,X+3,X+2,（d）奇地址字（低字節(jié)）傳送,A0=1,A19A1,D15D8,D7D0,=0,X,X+1,X+3,X+2,（e）奇地址字（高字節(jié)）傳送,A0=0,A19A1,D15D8,D7D0,=1,X,X+1,67,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.3 PC系列微機的主存儲器組織 3. 32位存儲器接口 32位微處理

34、器的存儲器系統(tǒng)由4個存儲體組成，存儲體選擇通過選擇信號實現(xiàn)。如果要傳送一個32位數(shù)，那么4個存儲體都被選中；若要傳送一個16位數(shù)，則有2個存儲體被選中；若傳送的是8位數(shù)，則只有一個存儲體被選中。,32位微處理器的存儲器組織,32位微處理器的 寫選通信號,68,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.3 PC系列微機的主存儲器組織 4. 64位存儲器接口 64位微處理器的存儲系統(tǒng)由8個存儲體組成，存儲體選擇通過選擇信號實現(xiàn)。如果要傳送一個64位數(shù)，那么8個存儲體都被選中；如果要傳送一個32位數(shù)，那么有4個存儲體被選中；若要傳送一個16位數(shù)，則有2個存儲體被選中；若傳送的是

35、8位數(shù)，則只有一個存儲體被選中。,69,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.4 DRAM內存條簡介 在PC中通常是把若干個DRAM芯片焊接在一定規(guī)格的印制電 路板（PCB）上，組成一個插件模塊，PC主板上有相應的插座， 便于擴充存儲容量和更換模塊，這種插件模塊稱為內存條。 根據(jù)內存條上的引腳多少，可以把內存條分為30線、72線、168線等幾種。30線與72線的內存條又稱為單列存儲器模塊SIMM (Single in Line Memory Module)，一種兩側都提供相同信號的內存結構，這樣的內存要成對安裝才能使用。168線的內存條又稱為雙列存儲器模塊DIMM(D

36、ouble in Line Memory Module)。,70,第5章 微機的存儲系統(tǒng)5.3 微機系統(tǒng)中的主存儲器組織,5.3.4 DRAM內存條簡介 根據(jù)內存條上使用的存儲芯片的不同，內存條可分為： EDO（Extened Data Output）RAM擴充數(shù)據(jù)輸出隨機存儲器。 SDRAM（Synchronous Dynamic Random Access Memory）同步動態(tài)隨機存儲器。 DDR（Double Data Rate）SDRAM雙倍數(shù)據(jù)傳輸?shù)腟DRAM。 DDR2（Double Data Rate 2）SDRAM。 DDR3（Double Data Rate 3）SDRAM

37、。,71,第5章 微機的存儲系統(tǒng),5.1 存儲器概述 5.2 半導體存儲器的基本知識 5.3 微機系統(tǒng)中的主存儲器組織 5.4 高速緩沖存儲器 5.5 輔助存儲器,72,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.1 Cache的工作原理 Cache是為了把由DRAM組成的大容量內存儲器都看作是高速存儲器而設置的小容量局部存儲器,一般由高速SRAM構成。 Cache的有效性是利用了程序對存儲器的訪問在時間上和空間上所具有的局部區(qū)域性。,解決了速度與成本的矛盾,73,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.1 Cache的工作原理,74,第5章 微機的存儲系統(tǒng)5.4 高速

38、緩沖存儲器,5.4.1 Cache的工作原理,主存和緩存按塊存儲 塊的大小相同,B 為塊長,75,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.1 Cache的工作原理 訪問的數(shù)據(jù)在Cache中的次數(shù)(即命中的次數(shù))與總的訪問次數(shù)之比稱為命中率。 影響命中率的因素： Cache的容量 Cache塊的劃分 Cache塊與主存塊之間的映射關系 一般Cache與內存的空間比為 4：1000,命中率,76,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.2 主存與Cache的地址映射方式 為了把主存塊放到Cache中，必須應用某種方法把主存地址定位到Cache中，這一過程稱為地址映射。

39、從原理上，可以把映像關系分為三種方式： 直接映射方式 全相聯(lián)映射方式 組相聯(lián)映射方式,77,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.2 主存與Cache的地址映射方式直接映射 Cache中全部單元被劃分成大小固定的頁；內存則被劃分成段,段再被劃分成與Cache大小相同的頁。Cache中的各頁只接收內存中相同頁號的內容,地址索引機構中存放的標記地址是內存的段號。尋址操作時只需比較段號，無需比較頁號,大大減少了地址比較次數(shù)。Cache的塊號j與主存的塊號i的對應關系為： j = i mod N(N為Cache的塊數(shù)) 優(yōu)點： 簡單、成本低、易實現(xiàn)、地址變換速度快、不涉及替換算法 缺點

40、：不夠靈活、Cache的塊沖突概率高、空間利用率低,78,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.2 主存與Cache的地址映射方式直接映射,79,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.2 主存與Cache的地址映射方式全相聯(lián)映射 Cache和內存均分為若干個字節(jié)數(shù)相同的頁。內存中的任一頁都可被調入Cache的任一頁中，所調入頁的頁號需全部存入地址索引機構中。尋址時,需將尋址地址同索引機構中的全部標記地址(頁號)進行比較。 這是一個理想方案，但實際很少使用，或只適用于小容量Cache，原因是： 標記位數(shù)增加比較多，使Cache標記容量加大 訪問Cache時需要和C

41、ache的全部標記進行比較才能確定是否命中 優(yōu)點：靈活、Cache的塊沖突概率小、空間利用率高、 缺點：地址變換速度慢、成本高、實現(xiàn)困難,80,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.2 主存與Cache的地址映射方式全相聯(lián)映射,81,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.2 主存與Cache的地址映射方式組相聯(lián)映射 主存根據(jù)Cache大小被分為若干區(qū)，再將主存空間和Cache空間的每個區(qū)分成若干組，組內分成塊。各組為直接映射，組內為全相聯(lián)映射。 這種方式是前兩種方式的折中,82,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.2 主存與Cache的地址映射

42、方式組相聯(lián)映射,第0組,第1組,第2組,第3組,第0組,第1組,第2組,第3組,第0組,第1組,第2組,第3組,Cache,主存,第0區(qū),第1區(qū),組間直接映射 組內全相聯(lián)映射,83,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.3 替換策略 當Cache不命中時，必須用一個適當?shù)姆椒ㄔ贑ache中選擇一個即將被置換的舊塊，然后用新塊置換舊塊，這稱為替換策略或替換算法。 對于直接映射方式來說，可以作為被置換的舊塊只有唯一的一個。全相聯(lián)映射和組相聯(lián)映射方式則存在多中選一的問題，常用的替換策略有以下3種： 先進先出(FIFO)策略 使用次數(shù)最少(LFU)策略 近期最少使用(LRU)策略,84

43、,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.3 替換策略 先進先出(FIFO)策略 把最先調入Cache的字塊替換出去。優(yōu)點：實現(xiàn)容易，開銷小。缺點：效果不佳。 使用次數(shù)最少(LFU)策略 將迄今為止使用次數(shù)最少的字塊作為被替換的舊塊。需要統(tǒng)計每一塊被使用的次數(shù)，需要較多的硬件資源，效果比FIFO好。 近期最少使用(LRU)策略 把一組中近期最少使用的字塊替換出去，此策略需隨時記錄Cache中各字塊的使用情況。其平均命中率比FIFO和LFU高，,85,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.4 Cache的更新策略,86,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,

44、5.4.4 Cache的更新策略,87,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.4 Cache的更新策略 在具有Cache的系統(tǒng)中，同一個數(shù)據(jù)有兩個拷貝，一個在主存，一個在Cache中。因此，當對Cache進行了寫操作時，就會出現(xiàn)如何使Cache與主存內容保持一致的問題。針對這一情況，通常有如下幾種解決方法: 寫直達法(Write Through) 寫回法(Write Back) 寫一次法(Write Once),88,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.4 Cache的更新策略 1. 寫直達法(Write Through) 每次寫入Cache時，同時也寫入主存

45、，使主存與Cache相關頁內容始終保持一致。 優(yōu)點：簡單，能保持主存與Cache副本的一致性，Cache中任意頁的內容都可被隨時置換，決不會造成數(shù)據(jù)丟失的錯誤； 缺點：每次寫Cache都要進行慢速的訪主存操作，影響工作速度。,89,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.4 Cache的更新策略 2. 寫回法(Write Back) 每次只是暫時將數(shù)據(jù)寫入Cache，并用標志將該頁加以注明。 當Cache中任一頁數(shù)據(jù)被置換時，只要在它存在期間發(fā)生過對它的寫操作,那么在該頁被覆蓋之前必須將其內容寫回到對應主存位置中去； 如果該頁內容沒有被改寫,則其內容可以直接淘汰，不需回寫。 這種

46、方法的速度比寫直達法快,但結構要復雜的多,而且主存中的頁未經(jīng)隨時修改，可能失效。,90,第5章 微機的存儲系統(tǒng)5.4 高速緩沖存儲器,5.4.4 Cache的更新策略 3. 寫一次法(Write Once) 是一種基于寫回法又結合了寫直達法的寫策略，即寫命中和寫未命中的處理與寫回法基本相同，只是第一次寫命中時要同時寫入主存。 此法主要用于多級Cache和對稱多處理器系統(tǒng)中(多個Cache的內容需要保持一致)。 在第一次片內Cache寫命中時，CPU要在總線上啟動一個存儲器寫周期。其他Cache監(jiān)聽到此主存塊地址及寫信號后，即可把它們各自保存的該塊拷貝及時作廢。爾后若有對此塊的再次或多次寫命中，

47、則按寫回法處理，無需再送出信號了。這樣雖然第一次寫命中時花費了一個存儲周期，但對維護系統(tǒng)全部Cache的一致性有利。,91,第5章 微機的存儲系統(tǒng),5.1 存儲器概述 5.2 半導體存儲器的基本知識 5.3 微機系統(tǒng)中的主存儲器組織 5.4 高速緩沖存儲器 5.5 輔助存儲器,92,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,輔助存儲器也稱為外部存儲器，它是主存的后備和補充，用來存放當前不需立即使用的信息，一旦需要，再與主存成批交換數(shù)據(jù)。 輔助存儲器的特點：容量大、存儲速度較慢、每位價格低 目前常用的輔助存儲器主要有： 磁介質存儲器（如硬磁盤、磁帶等） 光盤存儲器 半導體大容量存儲器（如U盤、固

48、態(tài)盤等）,93,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,磁介質存儲器原理 寫入在磁頭線圈中加入磁化電流（寫電流），并使磁層移動，在磁層上形成連續(xù)的小段磁化區(qū)域（位單元）。,94,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,磁介質存儲器原理 讀出磁頭線圈中不加電流，磁層移動。當位單元的轉變區(qū)經(jīng)過磁頭下方時，在線圈兩端產(chǎn)生感應電勢。,95,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.1 硬盤存儲器 1. 硬盤的基本結構與分類硬盤的基礎結構 硬盤控制器(HDC)對硬盤進行管理，并在主機和硬盤之間傳送數(shù)據(jù)。硬盤控制器以適配卡的形式插在主板上或者直接集成在主板上，然后通過電纜與硬盤驅動器相連。 硬

49、盤驅動器(HDD)中有盤片、磁頭、主軸電動機、磁頭定位機構、讀寫電路和控制邏輯等。,96,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.1 硬盤存儲器 1. 硬盤的基本結構與分類硬盤的分類 根據(jù)磁頭與盤片是否是一個密封的整體，硬盤存儲器可分為： 溫徹斯特盤根據(jù)溫徹斯特技術設計制造的，主要特點是磁頭、盤片、磁頭定位機構、主軸，甚至連讀/寫驅動電路等都密封在一個盤盒內，構成一個磁盤組合體。這個組合體系不可隨意拆卸，防塵性能好、可靠性高、對使用環(huán)境要求不高。 非溫徹斯特盤磁頭和盤片等不是密封的，因此要求有超凈的使用環(huán)境，只能用于中型、大型計算機機房中。,97,第5章 微機的存儲系統(tǒng)5.5 輔助存

50、儲器,5.5.1 硬盤存儲器 1. 硬盤的基本結構與分類硬盤的分類 根據(jù)磁頭是否可移動，硬盤存儲器可分為： 固定頭硬盤每個磁道對應一個磁頭。工作時，磁頭無徑向移動，因此，省去了碰頭尋道時間。固定頭硬盤機的特點是存取速度快，磁頭處于加載工作狀態(tài)即可開始讀寫，但由于碰頭太多，使磁盤的道密度不可能很高，而整個磁盤機的造價卻比較高。 活動頭硬盤每個盤面上只有一個讀/寫頭，安裝在讀寫臂上，當需要在不同磁道上讀寫時，要驅動讀寫臂沿盤面做徑向移動。由于增加了尋道時間，所以其存取時間比固定頭硬盤機要長。,98,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.1 硬盤存儲器 1. 硬盤的基本結構與分類硬盤的分

51、類,99,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.1 硬盤存儲器 2. 硬盤驅動器 包括： 磁頭定位驅動系統(tǒng) 主軸系統(tǒng) 數(shù)據(jù)控制系統(tǒng),100,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.1 硬盤存儲器 3. 硬盤控制器與接口 磁盤控制器 是 主機與磁盤驅動器之間的接口 接收主機發(fā)來的命令，轉換成磁盤驅動器的控制命令 實現(xiàn)主機和驅動器之間的數(shù)據(jù)格式轉換 控制磁盤驅動器讀寫,101,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.1 硬盤存儲器 4. 硬盤的信息分布和磁盤地址 硬盤的盤片由硬質鋁合金材料制成，硬盤中信息分布呈以下層次：記錄面、磁道、柱面、扇區(qū),102,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.1 硬盤存儲器 4. 硬盤的信息分布和磁盤地址 磁盤地址是主機向磁盤控制器送出的尋址信息，一般表示為： 驅動器號(選擇磁盤組) 圓柱面(磁道)號 記錄面(磁頭)號 扇區(qū)號（記錄號） 扇區(qū)數(shù)(數(shù)據(jù)讀寫量),103,第5章 微機的存儲系統(tǒng)5.5 輔助存儲器,5.5.2 光盤存儲器 1. 光盤存儲器的類型 根據(jù)性能和用途的不同，光盤存儲器可分為4種類型： CD-ROM(Compact Disc Read Only Memory)光盤只讀型光盤，也稱為固定型光盤。 CD-R光盤采用WORM(Write O