1、第二章 處理器基礎(chǔ) 1. 8086/8088概述 2. 8086/8088內(nèi)部寄存器 3. 8086CPU的功能結(jié)構(gòu) 4. 8086的工作模式及引腳 6. 8086/8088 的存儲(chǔ)管理 5. 8086/8088 工作時(shí)序2.1 8086/8088概述 兩者區(qū)別？2.2 8086/8088內(nèi)部寄存器 寄存器的用途：CPU內(nèi)部的臨時(shí)存儲(chǔ)單元 8086寄存器組又稱為8086的程序設(shè)計(jì)模型 它是程序設(shè)計(jì)中惟一可見的CPU部件 它是系統(tǒng)程序設(shè)計(jì)員的操作對(duì)象 含14個(gè)16位寄存器，按功能可分為三類： 通用寄存器，8個(gè) 段寄存器，4個(gè) 控制寄存器，2個(gè)8086寄存器概貌SPIPFLAGSAHALBHBLC

2、HCLDHDLAXBXCXDXBPSIDICSDSESSS通用寄存器控制寄存器段寄存器16位16位一、通用寄存器 數(shù)據(jù)寄存器 AX，BX，CX，DX 地址指針寄存器 SP，BP 變址寄存器 SI，DISPAHALBHBLCHCLDHDLAXBXCXDXBPSIDI通用寄存器16位數(shù)據(jù)寄存器 AX，BX，CX，DX 用途：存放臨時(shí)數(shù)據(jù)和存放運(yùn)算操作數(shù)。（例） 每個(gè)均為16位， 但又可分為2個(gè)8位寄存器，即： AX AH，AL BX BH，BL CX CH，CL DX DH，DLSPAHALBHBLCHCLDHDLAXBXCXDXBPSIDI通用寄存器16位數(shù)據(jù)寄存器特有的習(xí)慣用法 AX：累加器

3、所有I/O指令都通過AX（AL）與接口傳送信息; 中間運(yùn)算結(jié)果也多放于AX（AL）中； 乘除法指令的一個(gè)操作數(shù)必須在AX（AL）中。 BX：基址寄存器 在間接尋址間接尋址中用于存放操作數(shù)的基地址。 CX：計(jì)數(shù)寄存器 用于在循環(huán)指令或串操作指令中存放計(jì)數(shù)值。 DX：數(shù)據(jù)寄存器 在間接尋址間接尋址的I/O指令中存放I/O端口地址； 在32位乘除法運(yùn)算時(shí)，存放高16位數(shù)。地址指針寄存器 SP：堆棧指針寄存器 其內(nèi)容為堆棧棧頂?shù)钠频刂罚?任何堆棧操作后，SP都會(huì)自動(dòng)增/減量。 BP：基址指針寄存器 在間接尋址間接尋址中用于存放操作數(shù)的基地址； 常用于訪問存放在堆棧中的數(shù)據(jù)。BX與BP在應(yīng)用上的區(qū)別

4、作為通用寄存器，二者均可用于存放數(shù)據(jù)； 作為基址寄存器，默認(rèn)情況下： 用BX作為指針?biāo)L問的數(shù)據(jù)在數(shù)據(jù)段（DS段）； 用BP作為指針?biāo)L問的數(shù)據(jù)在堆棧段（SS段）。 注：間接尋址時(shí) 僅BX、BP、SI、DI可用于存儲(chǔ)器尋址； 僅DX可用于I/O尋址。變址寄存器 SI：源變址寄存器，用于訪問源操作數(shù) DI：目標(biāo)變址寄存器，用于訪問目的操作數(shù) 常用于操作數(shù)的間接尋址間接尋址或變址尋址變址尋址。 在串操作指令中，SI存放源操作數(shù)的偏移地址，而DI存放目標(biāo)操作數(shù)的偏移地址。二、段寄存器用于存放邏輯段的段基地址（簡(jiǎn)稱段地址） CS：代碼段寄存器。代碼段存放指令代碼 DS：數(shù)據(jù)段寄存器 ES：附加段寄存器

5、 SS：堆棧段寄存器：指示堆棧區(qū)域的位置堆棧段SS數(shù)據(jù)段DS/ES代碼段CS三、控制寄存器 IP：指令指針寄存器 其內(nèi)容為下一條要執(zhí)行的指令的偏移地址。 FLAGS：標(biāo)志寄存器 存放指令執(zhí)行結(jié)果的特征： 有些指令（如算術(shù)指令）要改變FLAGS的內(nèi)容(影響FLAGS)； 有些指令對(duì)FLAGS無影響。 6個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF） 3個(gè)控制標(biāo)志位（IF，TF，DF）ODITSZAPC1502467891011FLAGS3. 8086CPU的功能結(jié)構(gòu) 1.總線接口部件(單元)-BIU功能 2.執(zhí)行單元(EU) 3.工作方式比較1. 總線接口單元和執(zhí)行單元總線接口單元（BIU）

6、功能 從內(nèi)存中取指令到指令預(yù)取隊(duì)列IPQ； 負(fù)責(zé)與內(nèi)存或I/O接口之間的數(shù)據(jù)傳送； 在執(zhí)行轉(zhuǎn)移指令時(shí)，BIU將清除IPQ，然后從轉(zhuǎn)移的目的地址處開始取指令并重新填充IPQ2.執(zhí)行單元（EU） 功能 從IPQ中取指令代碼； 譯碼 完成指定的操作 結(jié)果保存到目的操作數(shù) 運(yùn)算特征保存在標(biāo)志寄存器FLAGS（僅對(duì)影響 標(biāo)志的指令）3.工作方式比較 指令流水線有兩種運(yùn)作方式： 串行方式： 取指令和執(zhí)行指令在不同的時(shí)刻按順序執(zhí)行。 并行方式： 取指令和執(zhí)行指令可同時(shí)執(zhí)行，需要有能并行工作的硬件的支持。串行工作方式 8086以前的CPU采用串行工作方式取指令取指令1執(zhí)行執(zhí)行1取指令取指令2執(zhí)行執(zhí)行2CPUB

7、US忙忙 碌碌忙忙 碌碌取指令取指令3執(zhí)行執(zhí)行3忙忙 碌碌空閑空閑空閑空閑空閑空閑t1t0t2t3t4t56個(gè)周期執(zhí)行了3條指令并行工作方式 8086CPU采用并行工作方式取指令取指令1取指令取指令2取指令取指令3取指令取指令4執(zhí)行執(zhí)行1執(zhí)行執(zhí)行2執(zhí)行執(zhí)行3BUS忙碌忙碌執(zhí)行執(zhí)行4CPUt1t0t2t3t4t5取指令取指令5執(zhí)行執(zhí)行5忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌6個(gè)周期執(zhí)行了5條指令流水線的效率及對(duì)中斷的處理方法 效率 與指令的復(fù)雜程度和執(zhí)行時(shí)間及軟件的優(yōu)化有關(guān) 中斷或故障的解決方法 不精確斷點(diǎn)法 精確斷點(diǎn)法4. 8086的工作模式及引腳 1.兩種工作模式 2.8086/8088微

8、處理器芯片的引腳1.兩種工作模式 8086可工作于兩種模式下，即： 最小模式和最大模式。 最小模式不支持8087。存儲(chǔ)器和I/O控制信號(hào)全部由CPU產(chǎn)生。 最大模式支持8087。 CPU的部分信號(hào)線被用作8087的控制，因此需要由8288總線控制器來產(chǎn)生這些控制信號(hào)。最小模式下的連接示意圖8086CPU控制總線控制總線數(shù)據(jù)總線數(shù)據(jù)總線地址總地址總線線地址地址鎖存器鎖存器數(shù)據(jù)總線數(shù)據(jù)總線緩沖器緩沖器ALE時(shí)鐘發(fā)時(shí)鐘發(fā)生生 器器8284A地址地址/數(shù)據(jù)數(shù)據(jù)82868282Vcc MN/MXDENDT/R最大模式下的連接示意圖8088CPU數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址地址鎖存器鎖存器數(shù)據(jù)總線

9、數(shù)據(jù)總線緩沖器緩沖器時(shí)鐘發(fā)時(shí)鐘發(fā)生生 器器總總 線線控制器控制器控制總線控制總線8284A8288ALECLK MN/MX82828286GND2. 8086/8088微處理器芯片的引腳 8086的硬件特性 16位微處理器，CMOS型，40引腳DIP封裝 16位數(shù)據(jù)總線，20位地址總線 功耗：5V，360mA（低功耗型80C86僅需10mA） 輸入特性：輸入電流0.01mA 邏輯0：0.8V 邏輯1：2.0V 輸出特性： 邏輯0：0.45V，最大2.0mA 邏輯1：2.4V，最大-0.4mA 輸出引腳負(fù)載能力： 74HC、74ALS、74AS、74F負(fù)載10個(gè) 74LS負(fù)載5個(gè) 74、74S負(fù)

10、載1個(gè)引腳信號(hào) 見書內(nèi) P36、P40引腳定義的方法可大致分為：引腳定義的方法可大致分為： 每個(gè)引腳只傳送一種信息（如RD） 電平的高低代表不同的含義（如M/IO） 在不同模式下有不同的名稱和定義（如WR/LOCK） 分時(shí)復(fù)用引腳（如AD15AD0） 引腳的輸入、輸出分別傳送不同的信息（如RQ/GT0）最小模式下的主要引線(1/8) MN/MX 工作模式控制=0（接地）：工作于最大模式；=1（接Vcc）：工作于最小模式。最小模式下的主要引線(2/8)地址總線、數(shù)據(jù)總線： AD15AD0：三態(tài)地址/數(shù)據(jù)復(fù)用引腳。ALE=1時(shí)作為地址線A16A0，ALE=0時(shí)作為數(shù)據(jù)線D16D0。傳送地址時(shí)為輸出

11、，傳送數(shù)據(jù)時(shí)為雙向。 A19-A16/S6-S3：輸出，三態(tài) 地址/狀態(tài)復(fù)用引腳。ALE=1時(shí)作為地址線A19A16，ALE=0時(shí)作為控制信號(hào)。最小模式下的主要引線(3/8)控制信號(hào)： WR：輸出，三態(tài)寫選通信號(hào)，表示CPU正在寫數(shù)據(jù)到MEM或I/O設(shè)備。 RD：輸出，三態(tài)讀信號(hào)，表示CPU正在從總線上讀來自于MEM或I/O設(shè)備的數(shù)據(jù)。 M/IO：輸出，三態(tài)區(qū)分是讀寫存儲(chǔ)器還是讀寫I/O端口（即地址總線上的地址是存儲(chǔ)器地址還是I/O端口地址）。最小模式下的主要引線(4/8) DEN：輸出，三態(tài)數(shù)據(jù)總線允許信號(hào)。用來打開外部數(shù)據(jù)總線緩沖器。 DT/R：輸出，三態(tài)表明CPU正在傳送還是接收數(shù)據(jù)，用

12、來作為外部數(shù)據(jù)總線緩沖器的方向控制； ALE：輸出地址鎖存允許信號(hào)，表示地址/數(shù)據(jù)總線上傳輸?shù)氖堑刂沸盘?hào)。最小模式下的主要引線(5/8) RESET：輸入 復(fù)位信號(hào)，保持4個(gè)以上時(shí)鐘周期的高電平時(shí)將引起CPU進(jìn)入復(fù)位過程（IF清0，并從存儲(chǔ)單元FFFF0H開始執(zhí)行指令）； BHE/S7：輸出高8位數(shù)據(jù)總線允許。在讀/寫操作期間允許高高8 8位數(shù)據(jù)位數(shù)據(jù)總線總線D16D16D8D8有效（即讀/寫數(shù)據(jù)的高8位）。 READY：輸入準(zhǔn)備就緒。用于與存儲(chǔ)器或I/O接口的同步。=0時(shí)CPU進(jìn)入等待狀態(tài)（插入1個(gè)或多個(gè)等待周期）。中斷請(qǐng)求和響應(yīng)信號(hào)(6/8) INTR：輸入 可屏蔽中斷請(qǐng)求輸入端，CPU要

13、檢查IF狀態(tài) NMI：輸入 非屏蔽中斷請(qǐng)求輸入端， CPU不檢查IF狀態(tài) INTA：輸出 中斷響應(yīng)信號(hào)，表示CPU已進(jìn)入中斷響應(yīng)周期。 此信號(hào)常用來選通中斷向量號(hào)?？偩€保持信號(hào)(7/8) HOLD：輸入 總線保持請(qǐng)求。用來直接存儲(chǔ)器存取(DMA)。當(dāng)CPU以外的其他設(shè)備要求占用總線以便訪問存儲(chǔ)器時(shí)，通過此引腳向CPU發(fā)出請(qǐng)求。 HOLD=1時(shí)，CPU停止執(zhí)行指令，并將地址/數(shù)據(jù)總線和控制總線中的所有三態(tài)控制線置為高阻狀態(tài)。 HLDA：輸出 總線保持響應(yīng)。CPU對(duì)HOLD信號(hào)的響應(yīng)信號(hào)。指示CPU已進(jìn)入保持狀態(tài)。其他信號(hào)(8/8) TEST：輸入 測(cè)試信號(hào)。執(zhí)行WAIT指令時(shí)將測(cè)試此引腳的狀態(tài)。

14、 =0時(shí)，WAIT指令相當(dāng)于空操作(NOP)。 =1時(shí)，WAIT指令將重復(fù)測(cè)試直到它變?yōu)?。 通常此引腳與8087算術(shù)協(xié)處理器相連。 CLK：輸入 時(shí)鐘引腳。為CPU提供基本的定時(shí)信號(hào)。 占空比必須為33(高1/3，低2/3)。5. 8086/8088 工作時(shí)序 掌握與時(shí)序有關(guān)的基本概念： 時(shí)鐘周期 總線周期 機(jī)器周期 指令周期8086/8088的總線周期 工作時(shí)序分為很多小的時(shí)間片:時(shí)鐘周期 一個(gè)時(shí)鐘脈沖所持續(xù)的時(shí)間。時(shí)鐘周期越短，CPU執(zhí)行速度越快。總線周期 通過總線對(duì)存儲(chǔ)器或I/O接口進(jìn)行一次訪問所需要的時(shí)間。一般包括4個(gè)時(shí)鐘周期?？偩€周期中各時(shí)鐘周期的操作 T1周期 CPU向存儲(chǔ)器或I

15、/O發(fā)送地址 CPU向地址/數(shù)據(jù)分離器（地址鎖存器）發(fā)送ALE信號(hào) T2周期 給存儲(chǔ)器或I/O發(fā)送寫入的數(shù)據(jù) 測(cè)試READY引腳狀態(tài)，以決定是否插入等待周期 發(fā)出RD或WR信號(hào) T3周期 等待存儲(chǔ)器或I/O存取數(shù)據(jù)完成 使數(shù)據(jù)在CPU與存儲(chǔ)器或I/O之間傳輸 T4周期 寫入數(shù)據(jù) 讀/寫總線周期的信號(hào)波形6. 8086/8088 的存儲(chǔ)管理 8086可訪問1MB的存儲(chǔ)空間（為什么？） 哪個(gè)寄存器能夠放得下20位的地址？ 用分段分段的方法解決。 段是存儲(chǔ)器中的一塊區(qū)域 段起始于存儲(chǔ)器內(nèi)16字節(jié)整倍數(shù)的邊界處。 段首地址的最低4位一定為0 用段和偏移的組合訪問存儲(chǔ)單元 每個(gè)段最大為64KB，最小為1

16、6B（為什么？） 所有存儲(chǔ)單元的地址都由段地址加偏移地址組成 段地址被裝入段寄存器中以供尋址使用 偏移地址用于在64KB存儲(chǔ)器段內(nèi)選擇任一單元段和偏移 設(shè)段起始地址=60000H 段地址 偏移地址 0FFFFH6A000H12H60000H6 0 0 0段寄存器偏移地址A000H 0 0 0 0段地址段地址(16位位)段起始地址段起始地址 物理地址和邏輯地址 物理地址: 存儲(chǔ)單元的硬件地址物理地址=段地址16 (或段地址左移4位)+偏移地址 邏輯地址: 段和偏移形式的地址 邏輯地址用于匯編語言程序設(shè)計(jì) 以下地址都是邏輯地址的例子： 2500H:0100H 段地址A000H 偏移地址0001H默認(rèn)段和偏移寄存器 8086規(guī)定了訪問存儲(chǔ)器段的規(guī)則： 此規(guī)則定義了段地址寄存器和偏移地址寄存器的組合方式，其默認(rèn)規(guī)則如表：段地址默認(rèn)偏移地址 用于訪問CSIP指令SSSP、BP堆棧中的數(shù)據(jù)DSBX、DI、SI、8位或16位數(shù)數(shù)據(jù)段中的數(shù)據(jù)ES串指令的DI目標(biāo)串操作數(shù)例1： 已知CS=1055H，DS=