1、項(xiàng)目一含“1”統(tǒng)計(jì)電路設(shè)計(jì)084775116馬麗麗一、實(shí)驗(yàn)?zāi)康模撼醪秸莆諏HDL程序符號(hào)化的使用方法；進(jìn)一步掌握狀態(tài)機(jī)的應(yīng)用；初步掌握繪制ASM圖分析實(shí)驗(yàn)的方法。二、實(shí)驗(yàn)內(nèi)容：設(shè)計(jì)可以檢測(cè)一串信號(hào)中含“1”個(gè)數(shù)的電路三、設(shè)計(jì)要求：1.采用控制器受控器模型；串行數(shù)據(jù)位數(shù)：16位，利用按鍵輸入；系統(tǒng)時(shí)鐘、啟動(dòng)信號(hào)等由按鍵手動(dòng)輸入；“1”的個(gè)數(shù)由數(shù)碼管顯示（十六進(jìn)制）；給出系統(tǒng)仿真結(jié)果。四、方法步驟：繪制ASM圖；閱讀實(shí)驗(yàn)要求，分析實(shí)驗(yàn)過(guò)程，然后繪制ASM圖如下：S0建立一個(gè)工程；打開(kāi)QUARTUSII軟件，F(xiàn)ilesfNewProjectWizard選擇儲(chǔ)存路徑fnextnext選擇芯片Cycl

2、oneIIEP2C5T144C8nextfinish。編寫(xiě)VHDL文件；FilesNewVHDLFile開(kāi)始編寫(xiě)程序。經(jīng)過(guò)編寫(xiě)后，進(jìn)行編譯(ToolsCompilerToolStrart),改錯(cuò),再編譯，改錯(cuò)直至編譯成功，保存文件名為“zy”。程序如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityzyisport(x,start,cp：instd_logic;n：instd_logic;q1,q2,r,done：outstd_logic);endzy;architecturezofzyi

3、stypestatetypeis(s0,s1,s2);signalstate：statetype;beginprocess(cp)beginifreset=1thenr=1;done=1;stater=0;done=0;q1=0;q2=0;ifstart=1thenstate=s1;rdone=0;r=0;q1=1;ifx=1thenq2=1;elseq2=0;endif;ifn=1thenstateq1=0;q2=0;done=1;statefOKfOK；設(shè)置輸入量的波形f保存文件f仿真（ToolsfSimulatorToolfStart）f觀察仿真波形圖，查看結(jié)果是否與預(yù)期相同f修改f直至

4、成功。仿真圖如下：（cp為含“1”電路的時(shí)鐘,x為輸入信號(hào)，start為開(kāi)始檢測(cè)控制端）將程序下載至試驗(yàn)箱；AssignmentsfDevicefDevicesandPinOptions.fUnusedPinsfAsinputstri-statedf確定fOK；設(shè)置弓I腳：AssignmentsfAssignmentsEditorf在Category選項(xiàng)中選擇“Pin”選項(xiàng)，然后設(shè)置引腳如下：cpPIN45p20PIN65p14PIN71xPIN25p21PIN67p15PIN72startPIN26p22PIN69p16PIN74resetPIN27p23PIN70pl7PIN80doneP

5、IN48重新編譯(ToolsfCompilerToolfStrart)；編譯完成后開(kāi)始下載：ToolsfProgrammerf在“Programmer/Configure”選項(xiàng)下打勾fMode:JTAGfHardwareSetupf雙擊“USB_Blaster”fclosefstart.通過(guò)多次試驗(yàn)檢查設(shè)計(jì)是否符合要求，并改進(jìn)。五、實(shí)驗(yàn)故障及解決1.起初在VHDL文件中，狀態(tài)機(jī)部分程序是：whens0二r二0;ql二0;q2二0;donedone=1;r=1;q1=0;q2=0;state=s2;whens2二done二0;r二0;qi二1；ifx=1thenq2二1;elseq2二0;endif;ifn=1thendoneUl;state二s0;endif;所以在顯示含幾個(gè)“1”時(shí)出現(xiàn)了在第16個(gè)信號(hào)輸入同時(shí)就顯示了前15個(gè)信號(hào)中“1”的個(gè)數(shù)，再一個(gè)脈沖后才顯示這16位信號(hào)中“1”的個(gè)數(shù)，如圖11和1314，經(jīng)過(guò)多次修改電路圖和程序都不能解決。后來(lái)明白，在第15個(gè)cp脈沖的下降沿時(shí)“n”就已經(jīng)二1了，所以第16個(gè)上升沿來(lái)時(shí)，寄存器就可以顯示前15個(gè)信號(hào)中“1”的個(gè)數(shù)