深圳市第十屆職工技術(shù)創(chuàng)新運(yùn)動會暨

2020年深圳技能大賽一“好技師”

數(shù)字化儀控系統(tǒng)設(shè)計(jì)及驗(yàn)證職業(yè)技能競賽

理論復(fù)習(xí)資料第一關(guān)（基礎(chǔ)知識）說明：本部分包括100道單選題，由電腦自動抽取50題，作為第一關(guān)賽題。一、單選題：1、作為高等院校畢業(yè)生，哪種心態(tài)在職場中并不可取（）oA、我畢業(yè)于工科院校，動手能力強(qiáng)，無需從零做起B(yǎng)、不管年齡、學(xué)歷、待遇水平高低，只要比我先來到單位，都是我的老師C、不能在職場中過于謙虛，要保持對自身水平的自信D、我是公司一員，應(yīng)當(dāng)在公司決策中發(fā)揮作用，但不能為了提高在單位中的地位，卷入辦公室的政治斗爭圈子2、（）是指人們對人生意義、人生理想的基本看法和態(tài)度。A、世界觀B、社會發(fā)展觀C、人生觀D、科學(xué)發(fā)展觀3、現(xiàn)代社會，其潮頭已進(jìn)入“知識經(jīng)濟(jì)”時代，人們相互間的依存關(guān)系更為密切，分工更為細(xì)密，個人所掌握的知識和信息非常有限，因而對相互協(xié)作的要求也更高。下面與所述觀點(diǎn)最不相同的是（）oA、團(tuán)隊(duì)協(xié)作是國家發(fā)展的需要 B、團(tuán)隊(duì)協(xié)作是社會發(fā)展的需要C、團(tuán)隊(duì)協(xié)作是企業(yè)發(fā)展的需要 D、團(tuán)隊(duì)協(xié)作不利于自身發(fā)展4、關(guān)于職業(yè)發(fā)展與職業(yè)道德的說法，不正確的是（）。A、個人職業(yè)發(fā)展的深度有賴于職業(yè)道德B、職業(yè)發(fā)展客觀上與職業(yè)道德關(guān)系不大C、職業(yè)發(fā)展客觀上要求提升職業(yè)道德D、社會主義精神文明建設(shè)要求職業(yè)發(fā)展與職業(yè)道德相輔相成5、要做到遵紀(jì)守法，對每個職工來說，必須做到（）oA、有法可依 B、反對“管”、“卡”、“壓”C、反對自由主義 D、努力學(xué)法，知法、守法、用法6、職業(yè)道德活動中，符合“儀表端莊”具體要求的是（）oA、著裝華貴B、鞋襪搭配合理C、飾品俏麗D、發(fā)型突出個性7、下列哪一項(xiàng)沒有違反誠實(shí)守信的要求？（）oA、保守企業(yè)秘密 B、派人打進(jìn)競爭對手內(nèi)部，增強(qiáng)競爭優(yōu)勢C、根據(jù)服務(wù)對象來決定是否遵守承諾 D、凡有利于企業(yè)利益的行為8、以下關(guān)于誠實(shí)守信的認(rèn)識和判斷中，正確的選項(xiàng)是（）。A、誠實(shí)守信與經(jīng)濟(jì)發(fā)展相矛盾B、誠實(shí)守信是市場經(jīng)濟(jì)應(yīng)有的法則C、是否誠實(shí)守信要視具體對象而定D、誠實(shí)守信應(yīng)以追求利益最大化為準(zhǔn)則“一個好漢三個幫、一個籬笆三個樁”說明了（）oA、勇于創(chuàng)新是成功的重要條件 B、團(tuán)結(jié)協(xié)作是成功的保證C、勤勞節(jié)儉是重要社會美德 D、誠實(shí)守信是為人之本10、防靜電最直接、最有效的方法是（）。A、靜電屏蔽 B、接地C、離子中和D、改善環(huán)境11、在下列電流路徑中，最危險(xiǎn)的是（）o

A、左手一前胸A、左手一前胸C、右手一雙腳D、左手一右手12、50mA電流屬于（）oA、感知電流B、擺脫電流 C、致命電流D、無效電流13、下列圖示，三孔插座（正向面對）安裝接線正確的是（）。14、檢修工作時凡一經(jīng)合閘就可送電到工作地點(diǎn)的斷路器和隔離開關(guān)的操作手把上應(yīng)懸掛（）oA、止步，高壓危險(xiǎn)！ B、禁止合閘，有人工作！C、禁止攀登，高壓危險(xiǎn)！ D、在此工作！15、低壓照明燈在潮濕場所、金屬容器內(nèi)使用時應(yīng)采用（）安全電壓A、380伏 B、220伏C、等于或小于36伏 D、大于36伏16、電容元件的正弦交流電路中，電壓有效值不變，當(dāng)頻率增大時，電路中電流將（）oA、增大 B、減小 C、不變 D、無規(guī)律17、電感元件的正弦交流電路中，電壓有效值不變，當(dāng)頻率增大時，電路中電流將（）oA、增大 B、減小 C、不變 D、無規(guī)律18、按國際和我國標(biāo)準(zhǔn)，（）線只能用做保護(hù)接地或保護(hù)接零線。A、黑色B、藍(lán)色C、A、黑色B、藍(lán)色C、黃綠雙色D、綠色19、測量電壓時，電壓表應(yīng)與被測電路（）oA、并聯(lián) B、串聯(lián)C、正接D、反接20、在半導(dǎo)體電路中，主要選用快速熔斷器做（）保護(hù)。A、短路 B、過壓C、過熱D、斷路21、以下哪一項(xiàng)為電解電容符號（）o,_. A 1- B、早C,TIUI22、二極管在電路板上用（）表示。A、C B、DC、RD、H23、電感線圈的單位符號是（）。A、L B、H (1RD、D24、電容器容量與電荷關(guān)系是（）□A、電容量越大，存儲電荷越少B、電容量越大，存儲電荷越多C、電容量越小，存儲電荷越多D、電容量越小，耐壓越高25、電容量的基本單位是（）oA、歐姆 B、亨利C、法拉 D、安培26、電容器上面標(biāo)示為107,容量應(yīng)該是（）oA、10gFB、lOOpFC、lOOOgFD、IF27、4環(huán)色環(huán)電阻第四環(huán)顏色是銀色，對應(yīng)的誤差多少？（）oA、5%B、A、5%B、10%C、15%D、20%28、貼片電阻的阻值為5.1K,那么上面的標(biāo)號應(yīng)該為（）oA、511B、512A、511B、51229、電容的單位換算正確的是（A、1F=1000000uFC、lnF=1000pF30、電阻按照封裝來分為：（）A、貼片電阻，插件電阻C、色環(huán)電阻，標(biāo)碼電阻C、513 D、514B、1HF=1000000pFD、以上都是B、水泥電阻，功率電阻D、金屬電阻，陶瓷電阻31、如何判斷發(fā)光二極管的管腳極性？（）。A、發(fā)光二極管的長腳為正極 B、31、如何判斷發(fā)光二極管的管腳極性？（）。A、發(fā)光二極管的長腳為正極 B、發(fā)光二極管的長腳為負(fù)極C、有的二極管有環(huán)狀標(biāo)志的一端是正極D、靠經(jīng)驗(yàn)猜想32、下面是貼片電阻的封裝是（）oA、0805 B、SOT-2333、電阻器在電路中的主要功能是（A、限流功能C、放大功能C、TO-92D、AXIAL0.4B、驅(qū)動功能D、振蕩功能34、以下哪種不屬于磁電傳感器（）oA、場效應(yīng)晶體管 B、霍爾元件C、磁頭D、變壓器35、電感器在電路中的主要功能是（）。A、放大信號 B、分壓功能C、限流功能D、濾波功能36、以下哪一項(xiàng)為電容的作用（）?A、阻礙電流的作用C、單向?qū)щ娦?7、A、阻礙電流的作用C、單向?qū)щ娦?7、以下哪一項(xiàng)為二極管的特性（）oA、阻礙電流的作用C,單向?qū)щ娦?8、以下哪一項(xiàng)為三極管的特性（）oA、阻礙電流的作用C、單向?qū)щ娦?9、場效應(yīng)管主要優(yōu)點(diǎn)（）oA、輸出電阻小C、是電流控制B、隔直通交D、電流放大B、隔直通交D、電流放大B、隔直通交D、電流放大B、輸入電阻大D、組成放大電路時電壓放大倍數(shù)大40、PN結(jié)加正向電壓時，其正向電流是由（）的。A、多數(shù)載流子擴(kuò)散形成 B、多數(shù)載流子漂移形成C、少數(shù)載流子擴(kuò)散形成 D、少數(shù)載流子漂移形成41、下面哪個條件不能作為判斷集成電路的功能（）oA、整機(jī)電路圖中的信號輸入輸出關(guān)系 B、集成電路的數(shù)據(jù)資料C、外形 D、型號42、下列不能作為檢測集成電路是否損壞的方法是（）oA、在工作狀態(tài)檢測集成電路的輸入和輸出信號（電壓）波形B、在工作狀態(tài)檢測電源供電電壓C、在斷電狀態(tài)檢測各引腳對地電阻D、在工作狀態(tài)檢測各引腳的工作電壓

43、以下關(guān)于集成電路特點(diǎn)的說明中正確的是（）oA、替換集成電路只要內(nèi)部功能相同即可B、集成電路序號前的字母通常表示廠商名稱代號C、集成電路的最大輸出功率就是功耗D、集成電路必須在規(guī)定的溫度環(huán)境下工作44、檢波二極管的功能是（）oA、從載波上拾取包絡(luò)信號 B、構(gòu)成選頻電路C、構(gòu)成放大電路 D、構(gòu)成穩(wěn)壓電路45、下列不屬于繼電器的結(jié)構(gòu)功能和特點(diǎn)的是（）oA、繼電器是一種電磁感應(yīng)器件 B、繼電器是受電流控制的器件C、繼電器可以控制交流電路 D、繼電器可以放大交流信號46、以下哪種屬于光電傳感器（）oA、A、壓敏電阻 B、光敏二極管C、LEDD、LCD47、以下不是電感器的組成部分的是（）。A、骨架 B、線圈 C、磁心D、電感量48、以下哪種屬于溫度傳感器（）oA、熱敏電阻 B、溫控器C、熱熔斷器 D、電流檢測變壓器49、對于集成運(yùn)算放大電路，所謂開環(huán)是指（）oA、無信號源B、無反饋通路C、無電源D、無負(fù)載50、對于集成運(yùn)算放大電路，所謂閉環(huán)是指（）oA、考慮信號源內(nèi)阻 B、接入負(fù)載C、接入電源D、C、接入電源51、下面關(guān)于線性集成運(yùn)放說法錯誤的是（）oA、用于同相比例運(yùn)算時，閉環(huán)電壓放大倍數(shù)總是大于等于1B、一般運(yùn)算電路可利用“虛短”和“虛斷”的概念求出輸入和輸出的關(guān)系C、在一般的模擬運(yùn)算電路中往往要引入負(fù)反饋D、在一般的模擬運(yùn)算電路中，集成運(yùn)放的反相輸入端總為“虛地”52、集成運(yùn)放級間耦合方式是（）oA、變壓器耦合 B、直接耦合 C、阻容耦合 D＞光電耦合53、同相比例運(yùn)算電路的比例系數(shù)會（）oA、大于等于1 B、小于零 C、等于零 D、任意值54、反相比例運(yùn)算電路的電壓放大倍數(shù)為（）oA、-Rf/RlB、Rl/RfC、1-Rl/RfD、1+R17R155、同相比例運(yùn)算電路的電壓放大倍數(shù)為（）oA、-Rf/RlB、Rl/RfC、RfD、1+Rf/Rl56、用運(yùn)算放大器構(gòu)成的“跟隨器”電路的輸出電壓與輸入電壓（）oA、相位相同，大小成一定比例B、相位和大小都相同C、相位相反，大小成一定比例D、相位和大小都不同57、差模輸入信號是兩個輸入信號的（）oA、和B、差C、比值D、平均值58、輸出量與若干個輸入量之和成比例關(guān)系的電路稱為（）oA、加法比例運(yùn)算電路 B、減法電路

C、積分電路C、積分電路D、微分電路59、理想運(yùn)算放大器的開環(huán)電壓放大倍數(shù)是（）oA、無窮大B、零C、約120dBD、約10dB60、理想運(yùn)算放大器的開環(huán)差模輸入電阻Rid是（）oA、無窮大B、零C、約幾百千歐D、約幾百歐姆61、理想運(yùn)算放大器的共模抑制比為（）。A、無窮大 B、零 C、約120dB D、約10dB62、理想運(yùn)算放大器的開環(huán)輸出電阻Ro是（）oA、無窮大 B、零 C、約幾百千歐 D、約幾百歐姆63、欲實(shí)現(xiàn)Au=-100的放大電路，應(yīng)選用（）oA、反相比例運(yùn)算電路A、反相比例運(yùn)算電路B、同相比例運(yùn)算電路C、積分運(yùn)算電路C、積分運(yùn)算電路D、微分運(yùn)算電路64、集成運(yùn)算放大器對輸入級的主要要求是（）oA、盡可能高的電壓放大倍數(shù)B、盡可能大的帶負(fù)載能力C、盡可能高的輸入電阻，盡可能小的零點(diǎn)漂移D、盡可能小的輸出電阻65、集成運(yùn)算放大器輸出級的主要特點(diǎn)是（）oA、輸出電阻低，帶負(fù)載能力強(qiáng) B、能完成抑制零點(diǎn)漂移C、電壓放大倍數(shù)非常高 D、輸出電阻高，帶負(fù)載能力強(qiáng)66、集成運(yùn)算放大器中間級的主要特點(diǎn)是（）o

A、輸出電阻低，帶負(fù)載能力強(qiáng)C、電壓放大倍數(shù)非常高67、電壓放大電路的空載是指（）oA、RC=OB、RL=OB、能完成抑制零點(diǎn)漂移D、輸出電阻高，帶負(fù)載能力強(qiáng)C、RL=8D、RB=868、B、能完成抑制零點(diǎn)漂移D、輸出電阻高，帶負(fù)載能力強(qiáng)C、RL=8D、RB=8A、隔斷直流，傳送交流 B、隔斷交流，傳送直流69、A、輸入電阻小，輸出電阻大C、輸入電阻大，輸出電阻小70、整流的目的是（）。A、69、A、輸入電阻小，輸出電阻大C、輸入電阻大，輸出電阻小70、整流的目的是（）。A、將交流變?yōu)橹绷鰿、將正弦波變?yōu)榉讲ㄔ诜糯箅妷盒盘枙r，通常希望放大電路的輸入電阻和輸出電阻分別為（）B、輸入電阻小，輸出電阻小D、輸入電阻大，輸出電阻大B、將高頻變?yōu)榈皖lD、將直流變?yōu)榻涣?1、三端集成穩(wěn)壓器CXX7805的輸出電壓是（）。A、5v B、9v C、12v D、8v72、二進(jìn)制數(shù)10111轉(zhuǎn)換為十進(jìn)制數(shù)為（）oA、15 B、21 C、18 D、2373、十進(jìn)制數(shù)15轉(zhuǎn)換為二進(jìn)制數(shù)為（）0A、1111 B、1001 C、1110 D、110174、用不同的數(shù)制來表示2018,位數(shù)最少的是（）oD、十六進(jìn)制A、二進(jìn)制B、八進(jìn)制C、D、十六進(jìn)制75、在門電路中，通常所說的“全'1'輸出‘1'"，它是指（）的功能。A、非門 B、與門 C、或門 D、同或76、實(shí)現(xiàn)“相同出1,不同輸出0”的邏輯關(guān)系是（）。A、與邏輯 B、或邏輯 C、與非邏輯 D、同或邏輯77、相同為“0”不同為“1”，它的邏輯關(guān)系是（）oA、或邏輯 B、與邏輯 C、異或邏輯 D、同或邏輯78、為了避免混淆，十六進(jìn)制數(shù)在書寫時常在后面加字母（）oA,H B、O C、D D、B79、TTL集成邏輯門是以（）為基礎(chǔ)的集成電路。A、二極管B、MOS管C、三極管D、CMOS管80、對CMOS與非門電路，其多余輸入端正確的處理方法是（）。A、通過大電阻接地（＞L5KC） B、懸空C、通過小電阻接地?1KQ） D、通過電阻接VCC81、函數(shù)F=AB+BC,使F=1的輸入ABC組合為（）。A、ABC=000 B、ABC=010C、ABC=101 D、ABC=11082、有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）oA、1011-0110-1100-1000-0000B、1011-0101-0010-0001-0000C、1011-1100-1101-1110-1111D、1011-1010-1001-1000—0111

83、下面4個邏輯表達(dá)式中，可以實(shí)現(xiàn)同或運(yùn)算的表達(dá)式是（）oA、F=AB+ABB、F=AB+ABC、F=AB+ABD、F=AB84、已知邏輯表達(dá)式F=AB+AC+BC,與它功能相等的函數(shù)表達(dá)式（）A、F=ABC、F=AB+ACA、F=ABC、F=AB+ACB、F=AB+CD、F=AB+BC85、有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V,當(dāng)輸入數(shù)字量為1101時，輸出電壓為（）oA,8.125V B、4V C、6.25VD、9.375V86、如要將一個最大幅度為9.99V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求ADC的分辨率小于10mV,最少應(yīng)選用（）位的ADC。A、6 B、8 C、10 D、1287、連續(xù)異或1985個1的結(jié)果是（A、0 B、1C、不確定D、邏輯概念錯誤88、Verilog語言與C語言的區(qū)別，不正確的描述是（）。A、Verilog語言可實(shí)現(xiàn)并行計(jì)算，C語言只是串行計(jì)算B、Verilog語言可以描述電路結(jié)構(gòu)，C語言僅僅描述算法C、Verilog語言源于C語言，包括它的邏輯和延遲D、Verilog語言可以編寫測試向量進(jìn)行仿真和測試89、在VerilogHDL的邏輯運(yùn)算中，設(shè)A=8'bl1010001,B=8'b00011001,則表達(dá)式“A&B”的結(jié)果為（）oA、8'b00010001 B、8'bll011001C、8'bll00100090、下列標(biāo)識符中，（）是不合法的標(biāo)識符。A、StateO B、9moonC＞Not_Ack_0D、signal@91、下列運(yùn)算符優(yōu)先級最高的是（）oA、！ B、+ C、& D、{}92、設(shè)計(jì)輸入完成之后，應(yīng)立即對文件進(jìn)行（）oA、編譯 B、編輯 C、功能仿真 D、時序仿真93、下列哪個FPGA/CPLD設(shè)計(jì)流程是正確的（）。A、原理圖/HDL文本輸入。功能仿真＞綜合-＞適配-＞編程下載-＞硬件測試B、原理圖/HDL文本輸入-〉適配，綜合-＞功能仿真-〉編程下載-〉硬件測試C、原理圖/HDL文本輸入，功能仿真-＞綜合-＞編程下載-〉適配，硬件測試D、原理圖/HDL文本輸入-＞適配-＞功能仿真-＞綜合-＞編程下載-＞硬件測試94、數(shù)字系統(tǒng)中，采用（）可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。A、原碼B、ASCII碼C、補(bǔ)碼D、BCD碼95、下列各組軟件中，全部屬于系統(tǒng)軟件的一組是（）。A、程序語言處理程序、操作系統(tǒng)、數(shù)據(jù)庫管理系統(tǒng)B、文字處理程序、編輯程序、操作系統(tǒng)C、財(cái)務(wù)處理軟件、金融軟件、網(wǎng)絡(luò)系統(tǒng)D、WPSOffice2003＞Excel2000.Windows9896、計(jì)算機(jī)的CPU每執(zhí)行一個（），就完成一步基本運(yùn)算或判斷。A、語句 B、指令C、程序 D、軟件97、計(jì)算機(jī)中信息存儲的最小單位是（）oA、位 B、字長C、字 D、字節(jié)98、在計(jì)算機(jī)網(wǎng)絡(luò)中，LAN網(wǎng)指的是（）oA、局域網(wǎng)B、廣域網(wǎng)C、城域網(wǎng)D、以太網(wǎng)99、結(jié)構(gòu)化程序設(shè)計(jì)的三種基本控制結(jié)構(gòu)是（）。A、順序、選擇和轉(zhuǎn)向 B、層次、網(wǎng)狀和循環(huán)C、模塊、選擇和循環(huán) D、順序、循環(huán)和選擇100、計(jì)算機(jī)的三類總線中，不包括（）oA、控制總線 B、地址總線C、傳輸總線 D、數(shù)據(jù)總線第二關(guān)（專業(yè)知識）說明：本部分包括300個知識點(diǎn)，賽前由命題專家抽取50個知識點(diǎn)封閉命題，作為第二關(guān)賽題。模擬/數(shù)字電路及應(yīng)用相關(guān)知識點(diǎn)1、電阻器的常見單位歐姆（Q）,千歐姆（KQ）,兆歐姆（MQ）。2、電阻的作用電阻的主要作用包括分流、限流、分壓、偏置、濾波（與電容器、電感組合使用）和阻抗匹配等。3、電阻器的參數(shù)標(biāo)注方法電阻器的參數(shù)標(biāo)注方法有3種，即直標(biāo)法、色標(biāo)法和數(shù)碼標(biāo)示法。4、電阻器的數(shù)碼標(biāo)示法電阻器的數(shù)碼標(biāo)示法主要用于貼片等小體積的電路。在三位數(shù)碼中，從左至右第一、二位數(shù)表示有效數(shù)字,第三位表示10的倍幕或者用R表示（R表示0.）。如：472表示47X10?Q（即4.7KQ）；104則表示100KQ；R22表示0.22Q；122=1200Q=l.2KQ；1402=14000Q=14KQ；R22=0.22Q；3242=324*100=32.4KQ；17R8=17.8Q；000=0Q；0=0Q。5、SMT電阻尺寸表示方法SMT電阻的尺寸表示：用長和寬表示（如0201,0603,0805,1206等，具體如0201表示長為0.02英寸寬為0.01英寸，1英寸=25.4毫米）。6、電容器常用單位電容器常見的單位：毫法（mF）、微法（uF）、納法（nF）、皮法（pF）。7、電容器單位換算電容器的單位換算：1法拉no,毫法no,微法=109納法刁。1?皮法。8、電容的分類電容的分類：根據(jù)極性可分為有極性電容和無極性電容。我們常見到的電解電容就是有極性的,有正負(fù)極之分。9、電容器的主要性能指標(biāo)電容器的主要性能指標(biāo)是：電容器的容量（即儲存電荷的容量），耐壓值（指在額定溫度范圍內(nèi)電容能長時間可靠工作的最大直流電壓或最大交流電壓的有效值），耐溫值（表示電容所能承受的最高工作溫度）。10、電感器的分類電感器的分類：空芯電感和磁芯電感。磁芯電感又可分為磁粉芯電感、鐵氧體電感、鐵硅鋁電感和銅芯電感等。11、電感量的國際標(biāo)準(zhǔn)單位電感量的國際標(biāo)準(zhǔn)單位是：H（亨利），mH（毫亨），uH（微亨），nH（納亨）。12、感抗兒電感線圈對交流電流阻礙作用的大小稱感抗X,,單位是歐姆。13、感抗凡與電感量L和信號頻率f的關(guān)系感抗M與電感量L和交流電頻率f的關(guān)系為：Xl=2nfL,由該公式可知,電感L越大，頻率f越高，感抗就越大。14、電感器兩端電壓電流關(guān)系式電感器兩端電壓的大小與電感L成正比，還與電流變化速度包成正比，這關(guān)系也可用下式表示：u=￡—o15、石英晶體多諧振蕩器主要優(yōu)點(diǎn)石英晶體多諧振蕩器的主要優(yōu)點(diǎn)是頻率穩(wěn)定度高。16、材料按導(dǎo)電率分類按導(dǎo)電率可以把材料分為導(dǎo)體、絕緣體和半導(dǎo)體。17、載流子在物理學(xué)中，載流子指可以自由移動的帶有電荷的物質(zhì)微粒，如電子和離子。本征半導(dǎo)體的載流子為電子一空穴對。18、多子和少子在半導(dǎo)體材料中，有電子和空穴兩種載流子，如果在半導(dǎo)體材料中，某種載流子占大多數(shù)，導(dǎo)電中起主要作用，則稱它為多子。反之，則稱為少子。如：P型半導(dǎo)體的多子為空穴、N型半導(dǎo)體的多子為自由電子。19、半導(dǎo)體二極管按材質(zhì)分類半導(dǎo)體二極管按材質(zhì)分為硅二極管和褚二極管。20、硅二極管的導(dǎo)通電壓硅二極管在兩極加上正向電壓,并且電壓大于0.6V時才能導(dǎo)通,導(dǎo)通后電壓保持在0.6-0.8V之間。21、錯二極管的導(dǎo)通電壓錯二極管在兩極加上正向電壓,并且電壓大于0.2V時才能導(dǎo)通,導(dǎo)通后電壓保持在0.2-0.3V之間。22、半導(dǎo)體二極管按用途分類半導(dǎo)體二極管按用途分為：整流二極管，檢波二極管，穩(wěn)壓二極管，發(fā)光二極管，光電二極管，變?nèi)荻O管等。23、二極管的兩個主要參數(shù)二極管的最主要特性是單向?qū)щ娦?，它的兩個主要參數(shù)是反映正向特性的“最大整流電流”和反映反向特性的“反向擊穿電壓”。24、如何用萬用表（指針表）判斷半導(dǎo)體二極管的極性如何用萬用表（指針表）判斷半導(dǎo)體二極管的極性：通常選用萬用表的歐姆檔（R*100或R*1K）,然后分別用萬用表的兩表筆分別接到二極管的兩個極上去，當(dāng)二極管導(dǎo)通，測的阻值較?。ㄒ话銕资畾W姆至幾千歐姆之間），這時黑表筆接的是二極管的正極,紅表筆接的是二極管的負(fù)極。當(dāng)測的阻值很大（一般為幾百至幾千歐姆），這時黑表筆接的是二極管的負(fù)極,紅表筆接的是二極管的正極。25、三極管的工作區(qū)域三極管的三個工作區(qū)域是截止，飽和，放大。27、場效應(yīng)管（英文縮寫：FET（Field-effecttransistor））分類場效應(yīng)管分類：結(jié)型場效應(yīng)管（JFET（JunctionFieldEffectTransistor））和絕緣柵型場效應(yīng)管（IGFET（InsulatedGateFieldEffectTransistor）,因現(xiàn)在大部分柵極絕緣層為金屬氧化物，故大部分IGFET為MOSFET（Metal-Oxide-SemiconductorFieldEffectTransistor）,簡稱MOS管。結(jié)型場效應(yīng)管又分為N溝道和P溝道，絕緣柵型場效應(yīng)管分為增強(qiáng)型和耗盡型。28、場效應(yīng)管特點(diǎn)場效應(yīng)管屬于電壓控制型元件，又利用多子導(dǎo)電故稱單極型元件，且具有輸入電阻高，噪聲小，功耗低，無二次擊穿現(xiàn)象等優(yōu)點(diǎn)。29、集成電路按集成度分類按集成度可以把集成電路分為小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）和超大規(guī)模（VLSI）集成電路。30、集成電路常見的封裝形式BGA（ballgridarray）球柵陣列（封裝）QFP（quadflatpackage）四面有鷗翼型腳（封裝）SOIC（smalloutlineintegratedcircuit）兩面有鷗翼型腳（封裝）PLCC（plasticleadedchipcarrier）四邊有內(nèi)勾型腳（封裝）SOJ（smalloutlinejunction）兩邊有內(nèi)勾型腳（封裝）31、集成電路的腳位判別方法對于絕大多數(shù)封裝（BGA封裝除外）：面對集成電路正面，在集成電路打點(diǎn)，有凹槽或是有顏色標(biāo)示處，逆時針開始數(shù)為第一腳，第二腳，第三腳……32、BGA封裝集成電路的腳位判別方法對于BGA封裝（用坐標(biāo)表示）：在打點(diǎn)或是有顏色標(biāo)示處逆時針開始數(shù)用英文字母表示一A,B,C,D,E……（其中I,0基本不用），順時針用數(shù)字表示一1,2,3,4,5,6……其中字母為橫坐標(biāo)，數(shù)字為縱坐標(biāo)如：Al,A2o33、多級放大器各級之間的耦合連接方式多級放大器各級之間的耦合連接方式可分為：阻容（RC）耦合、直接耦合和變壓器耦合，其中直接耦合能夠放大緩慢變化的信號。34、正反饋和負(fù)反饋正反饋是指反饋信號增強(qiáng)凈輸入信號；負(fù)反饋是指反饋信號減弱凈輸入信號。35、負(fù)反饋可改善放大電路性能負(fù)反饋對放大電路性能的改善體現(xiàn)在:提高增益的穩(wěn)定性、減小非線性失真、抑制反饋環(huán)內(nèi)噪聲、擴(kuò)展頻帶、改變輸入電阻和輸出電阻。36、負(fù)反饋放大電路的四種類型負(fù)反饋放大電路的四種類型為：電壓串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。37、負(fù)反饋系統(tǒng)產(chǎn)生自激的條件負(fù)反饋系統(tǒng)產(chǎn)生自激的條件是=-1,相應(yīng)的振幅條件是|7（/口）|=1,相位條件是。7 =土兀o38、集成運(yùn)算放大器組成部分集成運(yùn)放內(nèi)部一般包括四個組成部分，它們是差分放大輸入級，電壓放大中間級、互補(bǔ)輸出級、偏置電路。39虛短路所謂“虛短路”是指集成運(yùn)算放大器的兩個輸入端電位無窮接近，但又不是真正短路的特點(diǎn)。40、虛斷路所謂“虛斷路”是指集成運(yùn)算放大器的兩個輸入端的電流趨于零，但又不是真正斷路的特點(diǎn)。41、理想運(yùn)放的特點(diǎn)理想運(yùn)放的開環(huán)差模電壓放大倍數(shù)為鼠產(chǎn)8,差模輸入電阻Ri(1=8,輸出電阻Ro=0,共模抑制比Koir=00042、共模信號電路輸入端加上大小相等、極性相同的兩個信號，稱為共模信號。43、差模信號電路輸入端加上大小相等、極性相反的兩個信號，稱為差模信號。44、功率放大電路分類按一個周期內(nèi)一只三極管的導(dǎo)通角區(qū)分，功率放大電路可分為甲類、乙類、甲乙類三種基本類型。45、信號失真放大器有兩種不同性質(zhì)的信號失真，分別是“飽和失真”和“截止失真”。46、頻率響應(yīng)頻率響應(yīng)是指在輸入正弦信號的情況下，輸出隨頻率連續(xù)變化的穩(wěn)態(tài)響應(yīng)。47、振蕩電路的平衡條件振蕩電路的平衡條件是AF=1,正反饋才能滿足振蕩電路的相位平衡條件。48、正弦波振蕩電路組成正弦波振蕩電路是由放大電路、反饋網(wǎng)絡(luò)、選頻網(wǎng)絡(luò)、穩(wěn)幅環(huán)節(jié)四個部分組49、半波整流電路特性將交流電變換成脈動直流電的電路稱為整流電路，半波整流電路輸出的直流電壓平均值等于輸入的交流電壓（即變壓器副邊電壓）有效值的0.45倍。50、全波整流電路特性將交流電變換成脈動直流電的電路稱為整流電路，全波整流電路輸出的直流電壓平均值等于輸入的交流電壓（即變壓器副邊電壓）有效值的0.9倍。51、信號調(diào)幅概念用低頻信號去改變高頻信號的幅度稱為調(diào)幅，高頻信號稱為載波信號。52、常見基本濾波電路形式常見基本濾波電路形式有C型濾波電路、倒L型濾波電路、II型濾波電路。53、有源濾波器分類有源濾波器按電路的幅頻特性可分為低通濾波、高通濾波、帶通濾波、帶阻濾波和全通濾波五種。54、小功率穩(wěn)壓電源小功率穩(wěn)壓電源一般由電源變壓器、整流電路、濾波器、穩(wěn)壓電路等四部分構(gòu)成。55、三端集成穩(wěn)壓器芯片三端集成穩(wěn)壓器7805輸出電壓+5V,7915輸出電壓T5V。56、TTL邏輯門電路以雙極型半導(dǎo)體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型邏輯集成電路，簡稱TTL邏輯門電路。稱Transistor-TransistorLogic,即BJT-BJT邏輯門電路，是數(shù)字電子技術(shù)中常用的一種邏輯門電路，應(yīng)用較早，技術(shù)已比較成熟。TTL電路主要由BJT(BipolarJunctionTransistor即雙極結(jié)型晶體管，晶體三極管)和電阻構(gòu)成，具有速度快的特點(diǎn)。最早的TTL門電路是74系列，后來出現(xiàn)了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。57、CMOS邏輯門電路MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強(qiáng)型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。CMOS邏輯門電路是在TTL電路問世之后，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTLo此外，幾乎所有的超大規(guī)模存儲器件，以及PLD器件都采用CMOS工藝制造，且費(fèi)用較低。早期生產(chǎn)的CMOS門電路為4000系列，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMOS器件如74HCT系列等可與TTL器件交換使用。58、CMOS類門未使用引腳處理方法CMOS類門中，對未使用的輸入端應(yīng)當(dāng)“與使用端連接”或者“接適當(dāng)電平”，而不允許“懸空”。59、數(shù)制轉(zhuǎn)換十進(jìn)制數(shù)(65)10=(1000001)2=(101)8=(41)16o60、編碼用文字、符號或者數(shù)碼表示特定對象的過程，叫做編碼。在設(shè)計(jì)編碼電路時，若需要對30個信號進(jìn)行編碼，則需要使用5位二進(jìn)制代碼。61、邏輯代數(shù)的基本邏輯運(yùn)算邏輯代數(shù)只有“與”“或”“非”三種基本邏輯運(yùn)算。62、邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法有“真值表”、“邏輯函數(shù)表達(dá)式”、“卡諾圖和邏輯圖”。63、真值表描述邏輯函數(shù)各個變量取值組合和函數(shù)值對應(yīng)關(guān)系的表格叫真值表。64、邏輯運(yùn)算函數(shù)表達(dá)式用與、或、非等運(yùn)算表示函數(shù)中各個變量之間描述邏輯關(guān)系的代數(shù)式叫函數(shù)表達(dá)式。65、門電路的概念實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門電路。實(shí)現(xiàn)與運(yùn)算的叫“與門”，實(shí)現(xiàn)或運(yùn)算的叫“或門”，實(shí)現(xiàn)非運(yùn)算的叫“非門”，也叫做“反相器”，等等（用邏輯1表示高電平；用邏輯0表示低電平）。66＞與門邏輯表達(dá)式：F=AB即只有當(dāng)輸入端A和B均為1時,輸出端Y才為1,不然Y為0?與門的常用芯片型號有：74LS08,74LS09等。67、或門邏輯表達(dá)式：F=A+B即當(dāng)輸入端A和B有一個為1時,輸出端Y即為1,所以輸入端A和B均為0時,Y才會為0?；蜷T的常用芯片型號有：74LS32等。68、數(shù)字電路按邏輯功能的特點(diǎn)分類按邏輯功能的特點(diǎn)，數(shù)字電路可以分為組合邏輯電路和時序邏輯電路兩大類69、組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn)是：任何時刻輸出信號的穩(wěn)態(tài)值僅決定于該時刻各個輸入信號取值組合。70、時序邏輯電路組成時序邏輯電路由組合邏輯電路和存儲電路兩部分組成。71、觸發(fā)器功能的表示方法觸發(fā)器功能的表示方法有特性表、特性方程、狀態(tài)圖和時序圖。72、單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器有一個“穩(wěn)態(tài)”和一個“暫態(tài)”。73、脈沖電路主要種類脈沖電路主要有多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器。74、數(shù)模轉(zhuǎn)換電路D/A和模數(shù)轉(zhuǎn)換電路A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)數(shù)模轉(zhuǎn)換電路D/A和模數(shù)轉(zhuǎn)換電路A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)是：“轉(zhuǎn)換精度”和“轉(zhuǎn)換速度二75、三態(tài)門特點(diǎn)所謂三態(tài)門，其輸出有“高電平”狀態(tài)，"低電平”狀態(tài)和“高阻”狀態(tài)。76、仿真軟件Pspice簡介Pspice是較早出現(xiàn)的EDA軟件之一，也是當(dāng)今世界上著名的電路仿真標(biāo)準(zhǔn)工具之一，1984年1月由美國Microsim公司首次推出。77、電路輔助設(shè)計(jì)軟件Protel99SE（新版本為Altium.Designer）Protel99SE(新版本為Altium.Designer)是基于Windows環(huán)境的電路輔助設(shè)計(jì)軟件。是功能較為全面的電路原理圖設(shè)計(jì)和印制板設(shè)計(jì)的集成設(shè)計(jì)軟件,其功能模塊主要包括電路原理圖設(shè)計(jì)、印制板設(shè)計(jì)、層次原理圖設(shè)計(jì)、報(bào)表制作、可編程邏輯器件設(shè)計(jì)、電路圖模擬/仿真等。78、印刷線路板PCB印刷線路板的英文縮寫PCB(PrintedCircuitBoard),PCB的作用：PCB作為一塊基板,他是裝載其它電子元器件的載體。PCB的分類和常見的規(guī)格：根據(jù)層數(shù)可分為單面板,雙面板和多層板。79、印刷線路板PCB發(fā)展階段從1903年至今,若以PCB組裝技術(shù)的應(yīng)用和發(fā)展角度來看,可分為三個階段:通孔插裝技術(shù)(THT)階段PCB表面安裝技術(shù)(SMT)階段PCB芯片級封裝(CSP)階段PCB80、電路板PCB層的劃分電路板根據(jù)功能和工藝分為信號層、機(jī)構(gòu)層、內(nèi)電層、阻焊層、錫膏層、絲印層。81、PCB常用基板材料PCB常用基板材料包括FR4環(huán)氧玻璃纖維基板、聚酰亞胺玻璃纖維基板、聚四氟乙烯玻璃纖維基板、金屬基板等。82、電路板常用銅箔厚度電路板常用銅箔厚度有70um,35um,17umo83、電子產(chǎn)品焊接工藝種類電子產(chǎn)品焊接工藝(以焊接設(shè)備為中心)主要有手工焊、浸焊、波峰焊、回流焊等84、電子器件手工焊接注意事項(xiàng)電烙鐵的溫度和焊接時間與元件類別和面積有關(guān)，一般溫度300℃-400℃,時間2、5秒。85、回流焊主要工藝流程回流焊主要工藝流程包括印刷錫膏、貼裝元器件、回流焊接、清洗等。86、精確度、精密度和正確度的概念及區(qū)別反映誤差大小的程度稱為精確度（計(jì)量結(jié)果與被測量真值（約定）之間的一致程度。它是表征儀表示值與被測量值接近程度的質(zhì)量指標(biāo),用相對誤差表示）。精確度高的誤差小，精確度低的誤差大。精確度又分為精密度和正確度。精密度：是表示測量結(jié)果中隨機(jī)誤差大小的程度，也可稱為精度。是指在一定條件下多次測量時所得結(jié)果彼此之間符合的程度。常用隨機(jī)不確定度表示。反映偶然誤差大小的程度。正確度：是表示測量結(jié)果中系統(tǒng)誤差大小的程度，是指在規(guī)定的條件下，在測量中所有系統(tǒng)誤差的綜合。反映系統(tǒng)誤差大小的程度。87、現(xiàn)場儀表主要測量參數(shù)現(xiàn)場儀表主要測量參數(shù)有溫度、壓力、流量、液位等。88、熱電阻工作原理熱電阻的測溫原理是基于導(dǎo)體或半導(dǎo)體的電阻隨溫度變化而變化的這一特性來測量溫度及與溫度有關(guān)的參數(shù)。89、熱電阻分類分金屬熱電阻和半導(dǎo)體熱敏電阻兩類。90、熱電偶工作原理將兩種不同材料的導(dǎo)體或半導(dǎo)體A和B焊接起來，構(gòu)成一個閉合回路，當(dāng)導(dǎo)體A和B的兩個執(zhí)著點(diǎn)1和2之間存在溫差時，兩者之間便產(chǎn)生電動勢，因而在回路中產(chǎn)生一個電流，這種現(xiàn)象稱為熱電效應(yīng)。熱電偶就是利用這一原理工作的。91、PT100的含義PT100是指在0℃時輸出是100Q的標(biāo)準(zhǔn)的熱電阻。92、溫度傳感器分度號分度號是反應(yīng)溫度傳感器在測量溫度范圍內(nèi)溫度變化對應(yīng)傳感器電壓或者阻值變化的標(biāo)準(zhǔn)數(shù)列，即熱電阻、熱電偶、電阻、電勢對應(yīng)的溫度值。熱電阻分度號主要有PtlO,PtlOO,Pt500,Pt800,PtlOOO等伯電阻；CulO,Cu50,Cui00等銅電阻;饃NI120,NI500,NI1000等鎮(zhèn)電阻。93、熱電偶溫度補(bǔ)償方法熱電偶溫度補(bǔ)償方法：冷端溫度校正法、冰浴法、補(bǔ)償電橋法、補(bǔ)償導(dǎo)線（熱電偶延長線）法。94、主要壓力檢測儀表主要壓力檢測儀表包括彈簧管壓力表、應(yīng)變式壓力變送器、單晶硅諧振式傳感器、電容式傳感器。95、自動控制系統(tǒng)中調(diào)節(jié)方式自動控制系統(tǒng)中調(diào)節(jié)方式包括比例P調(diào)節(jié)、積分I調(diào)節(jié)、微分D調(diào)節(jié)及它們的組合。96、現(xiàn)場儀表的接線方式現(xiàn)場儀表接線方式分為二線制、三線制和四線制。二線制、三線制、四線制.97、儀表標(biāo)準(zhǔn)模擬量輸入信號4~20mA/0~20mA直流信號、l~5V/0~5VDC直流信號、熱電阻(電阻變化)信號、熱電偶(變化電動勢)、電橋信號。98、數(shù)字量輸出信號D0類型數(shù)字量輸出信號D0主要包括觸點(diǎn)信號(如繼電器輸出)、電平信號(如+24VDC、+12VDC、+5VDC)、集電極開路輸出。99、工業(yè)控制常用英語單詞及縮寫集散控制系統(tǒng) DistributedControlSystem(DCS)現(xiàn)場總線控制系統(tǒng) FieldbusControlSystem(FCS)可編程序控制器 ProgrammableLogicController(PLC)人機(jī)界面 HumanMachineInterface(HMI)遠(yuǎn)程測控終端 RemoteTerminalUnit(RTU)100、標(biāo)準(zhǔn)化中按鈕和指示燈顏色的使用紅色：緊急情況黃色：不正常狀態(tài)、注意綠色：正常、允許進(jìn)行藍(lán)色：指令性(需人員采取行動)白、灰、黑色：沒有特殊意義FPGA相關(guān)知識點(diǎn)101、EDA技術(shù)的發(fā)展歷程(1)二十世紀(jì)70年代，產(chǎn)生了第一代EDA工具。(2)到了80年代，為了適應(yīng)電子產(chǎn)品在規(guī)模和制作上的需要，應(yīng)運(yùn)出現(xiàn)了以計(jì)算機(jī)仿真和自動布線為核心技術(shù)的第二代EDA技術(shù)。(3)90年代后，隨著科學(xué)技術(shù)的發(fā)展，出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特征的第三代EDA技術(shù)。102、EDA技術(shù)以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺上，對系統(tǒng)功能進(jìn)行描述完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。103、EDA技術(shù)中自頂向下的設(shè)計(jì)方法自頂向下的設(shè)計(jì)是從系統(tǒng)級開始，把系統(tǒng)劃分為基本單元，然后再把每個基本單元劃分為下一層次的基本單元，一直這樣做下去，直到可以直接用EDA元件庫中的基本元件來實(shí)現(xiàn)為止。104、自頂向下的設(shè)計(jì)方法的重要意義(1)基于PLD硬件和EDA工具支撐；(2)采用逐級仿真技術(shù)，以便及早發(fā)現(xiàn)問題修改設(shè)計(jì)方案；(3)基于網(wǎng)上設(shè)計(jì)技術(shù)使全球設(shè)計(jì)者設(shè)計(jì)成果共享，設(shè)計(jì)成果的再利用得到保證；(4)復(fù)雜系統(tǒng)的設(shè)計(jì)規(guī)模和效率大幅度提高；(5)在選擇器件的類型、規(guī)模、硬件結(jié)構(gòu)等方面具有更大的自由度。105、目前現(xiàn)代數(shù)字系統(tǒng)的發(fā)展趨勢(1)電子設(shè)計(jì)最優(yōu)化(EDO)；（2）在線可“重構(gòu)”技術(shù)。106、現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)流程設(shè)計(jì)準(zhǔn)備、設(shè)計(jì)輸入、設(shè)計(jì)處理、器件編程以及設(shè)計(jì)驗(yàn)證（功能仿真、時序仿真和器件測試）。107、原理圖設(shè)計(jì)方法設(shè)計(jì)流程設(shè)計(jì)輸入、功能仿真、綜合、綜合后仿真、約束設(shè)置、實(shí)現(xiàn)、布局布線后仿真、生成配置文件與配置FPGA。108、電路原理圖設(shè)計(jì)方法的優(yōu)缺點(diǎn)主要優(yōu)點(diǎn)是容易實(shí)現(xiàn)仿真，便于信號的觀察和電路的調(diào)整。但當(dāng)系統(tǒng)功能較復(fù)雜時，原理圖輸入方式效率低，該方法適應(yīng)于不太復(fù)雜的小系統(tǒng)和復(fù)雜系統(tǒng)的綜合設(shè)計(jì)。109、數(shù)字電路的綜合將硬件描述語言轉(zhuǎn)化成硬件電路的過程叫綜合。110、綜合的三個主要步驟轉(zhuǎn)化、優(yōu)化、映射。111、目前數(shù)字專用集成電路的設(shè)計(jì)主要采用的三種方式及特點(diǎn)（1）全定制設(shè)計(jì)或基于標(biāo)準(zhǔn)單元的設(shè)計(jì)。所有的工藝掩模都需要從頭設(shè)計(jì)，可以最大限度地實(shí)現(xiàn)電路性能的優(yōu)化。然而，由于其設(shè)計(jì)周期很長，設(shè)計(jì)時間和成本非常高，市場風(fēng)險(xiǎn)也非常大。（2）半定制設(shè)計(jì)或基于標(biāo)準(zhǔn)門陣列的設(shè)計(jì)。采用標(biāo)準(zhǔn)門陣列進(jìn)行初步設(shè)計(jì)，待設(shè)計(jì)通過驗(yàn)證后，再對各局部功能單元進(jìn)行優(yōu)化。（3）基于可編程邏輯器件PLD的設(shè)計(jì)。PLD的設(shè)計(jì)不需要制作任何掩模，基本不考慮布局布線問題，設(shè)計(jì)成本低，設(shè)計(jì)周期短，設(shè)計(jì)的風(fēng)險(xiǎn)低112、SOC技術(shù)SOC就是將微處理器、模擬IP核、數(shù)字IP核和存儲器（或片外存儲控制接口）、數(shù)據(jù)通路、與外部系統(tǒng)的數(shù)據(jù)接口等部件集成在單一芯片上。113、SOPC技術(shù)SOPC就是基于可編程邏輯器件的SOC設(shè)計(jì)方案。114、功能仿真和時序仿真的異同及作用功能仿真用于驗(yàn)證設(shè)計(jì)的邏輯功能。它是在設(shè)計(jì)輸入完成之后，選擇具體器件進(jìn)行編譯之前進(jìn)行的邏輯功能驗(yàn)證，不包含延時信息。時序仿真是在選擇了具體器件并完成布局、布線之后進(jìn)行的快速時序檢驗(yàn),并可對設(shè)計(jì)性能作整體上的分析。由于不同器件的內(nèi)部延時不一樣，不同的布局、布線方案會給延時造成不同的影響。只做功能仿真，不做時序仿真，不能保證設(shè)計(jì)的正確性。115、綜合和實(shí)現(xiàn)完成的主要工作綜合的主要工作是將硬件描述語言轉(zhuǎn)化成硬件電路。實(shí)現(xiàn)是指將綜合輸出的邏輯網(wǎng)表翻譯成所選器件的底層模塊與硬件原語，將設(shè)計(jì)映射到器件結(jié)構(gòu)上，進(jìn)行布局布線，達(dá)到在選定器件上實(shí)現(xiàn)設(shè)計(jì)的目的。116、HDL的兩種主要語言VHDLfDVerilogHDL。117、過程賦值和連續(xù)賦值的區(qū)別過程賦值連續(xù)賦值無關(guān)鍵字（過程連續(xù)賦值除外）關(guān)鍵字assign用“=”和“<=”賦值只能用“=”賦值只能出現(xiàn)在initial和always語句中不能出現(xiàn)在initial和always語句中用于驅(qū)動寄存器用于驅(qū)動網(wǎng)線118、IP核的作用IP核是可以完成特定電路功能的模塊，在設(shè)計(jì)電路時可以將IP核看做黑匣子，只需保證IP模塊與外部電路的接口，無需關(guān)心其內(nèi)部操作。119、IP軟核定義及特點(diǎn)軟核是以可綜合的寄存器傳輸級（RTL）描述或通用庫元件的網(wǎng)表形式提供的可重用的IP模塊。特點(diǎn)：軟核的使用者要負(fù)責(zé)實(shí)際的實(shí)現(xiàn)和布圖，它的優(yōu)勢是對工藝技術(shù)的適應(yīng)性很強(qiáng)，方便移植。由于軟核設(shè)計(jì)以高層次表示，因而軟IP易于重定目標(biāo)和重配置，然而預(yù)測軟IP的時序、面積與功率諸方面的性能較困難。120、IP在有效形式和功能下的分類按有效形式：軟核、固核和硬核。按功能：嵌入式IP核與通用IP模塊。121、FPGA和CPLD系統(tǒng)結(jié)構(gòu)的區(qū)別CPLDFPGA集成規(guī)模?。ㄈf門）大（百萬門）邏輯單元大（PAL結(jié)構(gòu)）?。≒ROM）結(jié)構(gòu)互連方式集總總線分段總線、專用互連編程工藝EPROM、E2ROM、FLASHSRAM編程類型ROM、信息固定RAM、可實(shí)時重構(gòu)122、數(shù)據(jù)流級建模和行為級建模數(shù)據(jù)流級建模是描述數(shù)據(jù)在寄存器之間流動和處理的過程行為級建模在更高層次對系統(tǒng)功能和數(shù)據(jù)流進(jìn)行描述。123、'timescale指令的作用在VerilogHDL模型中，所有時延都用單位時間表述。使用'timescale編譯器指令將單位時間與實(shí)際時間相關(guān)聯(lián)，用于定義仿真時間、延遲時間的單位和時延精度。124、采用HDL完成設(shè)計(jì)后，測試程序(testbench)的作用(1)產(chǎn)生模擬激勵(波形)；(2)將模擬的輸入激勵加入到被測試模塊端口并觀測其輸出響應(yīng)；(3)將被測模塊的輸出與期望值進(jìn)行比較，驗(yàn)證設(shè)計(jì)的正確與否。125、FPGA,CPLD的中文名稱FPGA中文名稱是現(xiàn)場可編程門陣列。CPLD中文名稱是復(fù)雜可編程邏輯器件。126、CPLD基于的可編程邏輯器件，其基本結(jié)構(gòu)組成CPLD是基于乘積項(xiàng)的可編程結(jié)構(gòu)?；緲?gòu)成：邏輯陣列塊LAB、宏單元、擴(kuò)展乘積項(xiàng)、可編程連線陣列、I/O控制器。127、FPGA基于的可編程邏輯器件，其基本結(jié)構(gòu)組成FPGA是基于SRAM查找表的可編程結(jié)構(gòu)。FPGA的核心部分是邏輯單元陣列LCA,LCA是由內(nèi)部邏輯塊矩陣和周圍I/O接口模塊組成。LCA內(nèi)部連線在邏輯塊的行列之間，占據(jù)邏輯塊I/O接口模塊之間的通道，可以由可編程開關(guān)以任意方式連接形成邏輯單元之間的互連。128、PLD器件按照編程方式的分類PLD器件按照編程方式不同，可以分為熔絲(Fuse)或反熔絲開關(guān)、浮柵編程技術(shù)、SRAM配置存儲器。129、編程與配置編程(Program)：基于電可擦除存儲單元的EEPROM或Flash技術(shù)。CPLD一般使用此技術(shù)進(jìn)行編程，CPLD被編程后改變了電可擦除存儲單元中的信息，掉電后可保存。電可擦除編程工藝的優(yōu)點(diǎn)是編程后信息不會因掉電而丟失，但編程次數(shù)有限，編程的速度不快。配置(Configure)：基于SRAM查找表的編程單元。編程信息保存在SRAM中，SRAM在掉電后編程信息立即丟失，在下次上電后，還需要重新載入編程信息。大部分FPGA采用該種編程工藝。該類器件的編程一般稱為配置。對于SRAM型FPGA來說，配置次數(shù)無限，且速度快；在加電時可隨時更改邏輯；下載信息的保密性也不如電可擦除的編程。130、FPGA配置的模式從動串行模式、從動并行模式、主動串行、主動并行、JTAG模式。131、FPGA配置中，主動配置和從動配置的主要區(qū)別主動配置由可編程器件引導(dǎo)配置過程，從動配置由外部處理器控制配置過程132、FPGA構(gòu)成的數(shù)字系統(tǒng)中要配備一個PROM或E2PROM的原因因?yàn)槌Ｓ玫腇PGA的結(jié)構(gòu)是基于SRAM的，掉電后芯片內(nèi)的信息將消失，所以配備一個PROM或E2PROM,使得上電后，F(xiàn)PGA的信息由外部加載到芯片中，使得FPGA成為用戶需要功能的芯片。133、wire型數(shù)據(jù)表示的連接關(guān)系及使用的語法wire型數(shù)據(jù)表示電路之間的連接關(guān)系，以assign語法連接。134、reg型數(shù)據(jù)定義及默認(rèn)值狀態(tài)reg型數(shù)據(jù)是寄存器類型的數(shù)據(jù)，默認(rèn)值狀態(tài)是不確定狀態(tài)。135、Verilog運(yùn)算符算術(shù)運(yùn)算，賦值運(yùn)算，關(guān)系運(yùn)算，邏輯運(yùn)算，條件運(yùn)算，位移，拼接。136、賦值類型的分類阻塞賦值和非阻塞賦值。137、非阻塞語句特點(diǎn)前面語句所賦值的變量不能馬上就為后面的語句所用，塊結(jié)束后才完成本次賦值操作，用于描述時序電路。138、阻塞語句特點(diǎn)賦值語句執(zhí)行完后,塊才結(jié)束，變量在賦值語句執(zhí)行完后立刻就改變。139、Verilog中控制時序和語句執(zhí)行順序的三種方式基于延遲，基于事件，基于電平敏感。140、Verilog的四種循環(huán)語句while,for,repeat,foreverD141、順序塊語句語法begin…end。142、并行塊語句語法fork-join。143、任務(wù)和函數(shù)的不同點(diǎn)任務(wù)可以自定義仿真時間單位,函數(shù)不可以；函數(shù)不能啟動任務(wù)，任務(wù)可以啟動函數(shù)；函數(shù)至少需要一個輸入變量，任務(wù)可以沒有；函數(shù)有返回值，任務(wù)沒有。144、Verilog門級描述語言and、nand、nor、or、xor、xnor、buf、noto145、組合邏輯的輸出特點(diǎn)與當(dāng)前輸入邏輯電平的函數(shù)有關(guān)，與電路的原始狀態(tài)無關(guān)。146、時序邏輯的輸出特點(diǎn)輸出與當(dāng)前輸入的邏輯電平的函數(shù)有關(guān)，還與電路目前所處的狀態(tài)有關(guān)的邏輯電路。147、異步時序邏輯的觸發(fā)條件觸發(fā)條件由多個控制信號構(gòu)成，任何一個信號的跳變都能引起觸發(fā)。148、常用的高速串行接口PCIE、USB、JESD204B、RapidlO、Aurora、SATAO149、組合邏輯電路中的競爭冒險(xiǎn)組合邏輯電路中，同一信號經(jīng)過不同路徑傳輸后到達(dá)電路中某一會合點(diǎn)的時間有先有后，這種現(xiàn)象稱為邏輯競爭，而因此產(chǎn)生干擾脈沖的現(xiàn)象稱為冒險(xiǎn)。150、同步邏輯電路同步邏輯電路是由時序電路（寄存器和各種觸發(fā)器）和組合邏輯電路構(gòu)成的電路，其所有操作都是在嚴(yán)格的時鐘控制下完成的。這些時序電路共享同一個時鐘CLK,而所有的狀態(tài)變化都是在時鐘的上升沿（或下降沿）完成的。在同步電路設(shè)計(jì)中一般采用D觸發(fā)器。151、異步邏輯電路異步邏輯電路主要是組合邏輯電路，但它同時也用在時序電路中，沒有統(tǒng)一的時鐘，狀態(tài)變化的時刻是不穩(wěn)定的。在異步電路設(shè)計(jì)中一般采用Latch。152、VerilogVerilog是一種硬件描述語言，它最初是民間公司的私有財(cái)產(chǎn)，后轉(zhuǎn)化為國際標(biāo)準(zhǔn)153、VHDLVHDL即VHSICHardwareDescriptionLanguage,它由美國軍方提出。154、使用Verilog進(jìn)行數(shù)字電路設(shè)計(jì)的優(yōu)點(diǎn)標(biāo)準(zhǔn)化、易理解、易移植、易維護(hù)以及易重用。155、Verilog可以實(shí)現(xiàn)的抽象級別系統(tǒng)級、算法級、RTL級、門級以及開關(guān)級的抽象。156、FPGA設(shè)計(jì)過程中，綜合這一步驟的作用語言描述的電路到具體的電路轉(zhuǎn)換。157、連續(xù)賦值語句在initial或always外使用的assign賦值語句稱之為連續(xù)賦值語句。158、testbenchtestbench是描述信號變化和測試過程的模塊。159、FPGA的設(shè)計(jì)過程中，仿真測試的類型行為級仿真、門級仿真以及網(wǎng)表仿真。160、門級仿真定義及優(yōu)點(diǎn)門級仿真是門級結(jié)構(gòu)模塊與具體的工藝技術(shù)對應(yīng)，它包含布局布線引入的延時模型，優(yōu)點(diǎn)是與實(shí)際電路近似程度高。161、Verilog基本設(shè)計(jì)單元構(gòu)成由端口定義、I/O說明、內(nèi)部信號聲明以及功能實(shí)現(xiàn)這四部分構(gòu)成。162、Verilog模塊中并行執(zhí)行的部分Verilog模塊中，所有的過程塊、連續(xù)賦值語句以及實(shí)例引用都是并行的。163、常用的Verilog數(shù)據(jù)類型reg型/wire型/integer型/parameter型164、對wire型數(shù)據(jù)進(jìn)行連續(xù)賦值使用的語句使用assign語句進(jìn)行賦值，這種語句表示了電路之間的連接關(guān)系。165、雙口ram與fifo的功能區(qū)別fif。先入先出，先進(jìn)去的的數(shù)據(jù)先出來，fifo沒有寫地址和讀地址，只能按照順序讀寫數(shù)據(jù)，而ram具有讀寫地址，因此可以讀寫任意地址；ram讀出的數(shù)據(jù)跟寫入的數(shù)據(jù)順序不一致，可以向ram中任意位置寫入數(shù)據(jù)，也可以讀取任意位置的數(shù)據(jù)。166、時序設(shè)計(jì)時序設(shè)計(jì)的實(shí)質(zhì)就是滿足每一個觸發(fā)器的建立和保持時間的要求。167、亞穩(wěn)態(tài)亞穩(wěn)態(tài)指的是觸發(fā)器無法在某個規(guī)定的時間里達(dá)到一個可確認(rèn)的狀態(tài)。168、單bit的異步信號同步方法一般采用多級同步寄存器進(jìn)行同步。169、多bit的異步信號同步方法使用fifo；增加握手機(jī)制；使用格雷碼。170、鎖存器和觸發(fā)器的區(qū)別電平敏感的存儲器件稱為鎖存器，可以分為高電平鎖存器和低電平鎖存器;而觸發(fā)器被稱為是有交叉耦合的門構(gòu)成的雙穩(wěn)態(tài)的存儲原件，分為上升沿觸發(fā)和下降沿觸發(fā)。171、FPGA開發(fā)過程中，實(shí)現(xiàn)階段主要完成的功能主要完成布局和布線(placeandroute),布局是將綜合后的各個電路元件根據(jù)約束位置放在FPGA內(nèi)部，布線是完成元件間的走線。172、常見的FPGA處理器軟核Xilinx:MicroBlaze、PicoBlaze,Altera:NiosIio173、邏輯代碼在仿真驗(yàn)證中，testbench的主要設(shè)計(jì)功能提供輸入激勵和對測試結(jié)果進(jìn)行對比分析，兩個功能均具備的測試文件稱為具有自我檢查功能的測試文件。174、邏輯代碼設(shè)計(jì)過程中靜態(tài)時序分析的作用由于FPGA內(nèi)部存在走線，門級電路的固有延時，這些延時可能導(dǎo)致時序邏輯電路達(dá)不到時序要求，導(dǎo)致功能異常。靜態(tài)時序分析是對設(shè)計(jì)進(jìn)行時序檢查和分析的一個過程。175、靜態(tài)時序分析包含哪些約束時序約束、面積約束、位置約束。176、典型的時序分析模型，模型包含的時序路徑典型的時序模型由發(fā)起寄存器、組合邏輯和捕獲寄存器三部分構(gòu)成。存在三部分時序路徑：源時鐘路徑、數(shù)據(jù)路徑、目的時鐘路徑。177、建立時間和保持時間的概念，分別對路徑延遲的影響建立時間：捕獲寄存器時鐘沿到來之前，數(shù)據(jù)準(zhǔn)備好的時間；保持時間：捕獲寄存器時鐘沿到來之后，數(shù)據(jù)保持不變的時間；建立時間決定了數(shù)據(jù)路徑的最大延遲；保持時間決定了數(shù)據(jù)路徑的最小延遲。178、邏輯代碼時序分析過程中，Tco^ClockSkew^Tlogic、Trouting的定義Teo：時鐘到輸出的延時。（時鐘信號在寄存器引腳上發(fā)生轉(zhuǎn)變以后，在由寄存器饋送信號的輸出引腳上獲得有效輸出所需的最大時間）；ClockSkew：發(fā)起寄存器時鐘沿與捕獲寄存器時鐘沿的時間差；Tlogic：組合邏輯延時；Trouting：兩級寄存器之間的布線延時。179、FPGA時序收斂的實(shí)現(xiàn)過程時序收斂是一個反復(fù)迭代的過程，在設(shè)計(jì)實(shí)現(xiàn)后發(fā)現(xiàn)時序違例，那么可能需要修改實(shí)現(xiàn)策略，也可能需要返回到設(shè)計(jì)輸入階段優(yōu)化HDL,然后重新綜合實(shí)現(xiàn)。180、FPGA常見的10端口電平LVTTL,LVCMOS,LVDS,LVPECL 181、FPGA常用的IP核BLOCKRAM、DSP、高速串行收發(fā)器、PLL。182、FPGA內(nèi)部鎖相環(huán)的功能鎖相環(huán)產(chǎn)生一個與外部輸入時鐘同步的時鐘信號，包括頻率同步和相位同步,鎖相環(huán)產(chǎn)生的時鐘一般可用于內(nèi)部邏輯和輸出外部時鐘，可實(shí)現(xiàn)分頻，倍頻，調(diào)整時鐘占空比。183、FPGA邏輯代碼在時鐘網(wǎng)絡(luò)設(shè)計(jì)過程中的注意事項(xiàng)所有時鐘源使用全局時鐘資源，避免使用內(nèi)部邏輯產(chǎn)生時鐘，容易引起時序問題，導(dǎo)致時序收斂過程變長184、常見的提高器件工作速度的方法（1）評估邏輯設(shè)計(jì)的工作速度（2）使用全局時鐘緩沖器（3）使用流水線邏輯（4）串行邏輯改為并行邏輯（5）復(fù)制寄存器（6）復(fù)制邏輯185、FPGA與ASIC相比的優(yōu)勢（1）FPGA可反復(fù)重新編程，可以通過不同的配置文件而具備不同的功能,靈活性高；（2）開發(fā)周期比ASIC短，開發(fā)成本比ASIC低。186、FPGA與CPU相比的優(yōu)勢（1）速度快，并行處理效率更高；（2）功耗低，資源豐富，靈活可變，能夠減少大量的CPU外圍硬件。187、一個FPGA芯片的供電電壓內(nèi)核電壓；i。電壓；專用資源的供電，如pll,高速串行收發(fā)器等。188、常見的FPGA芯片工藝類型SRAM型，掉電后需要重新加載配置，絕大多數(shù)FPGA是這種類型；FLASH型，可反復(fù)燒寫配置文件，掉電后無需重新加載；反熔絲，只能燒寫一次。189、常見的FPGA廠商以及對應(yīng)的開發(fā)工具Xilinx:Vivado/ISEAltera:QuartusII190、同步時序邏輯的優(yōu)點(diǎn)同步時序邏輯電路的輸出依賴于時鐘信號，所以同步時序邏輯電路具有可預(yù)測性和確定性優(yōu)點(diǎn)。191、常見的時序約束方式(1)時鐘周期；(2)輸入偏移；(3)輸出偏移；(4)特定約束；(5)分組約束。192、常見的時序參數(shù)建立時間(setuptime)、保持時間(holdtime)、延遲時間(delay)、時間偏差(skew)o193、FPGA三大主要資源可編程邏輯塊(CLB)、可編程I/O單元和可編程內(nèi)部連線。194、三段式狀態(tài)機(jī)三段式狀態(tài)機(jī)中，一個always模塊采用同步時序邏輯電路描述狀態(tài)轉(zhuǎn)移；一個always模塊采用組合邏輯電路描述狀態(tài)判斷狀態(tài)轉(zhuǎn)移的條件；第三個always模塊描述狀態(tài)輸出(可以用組合邏輯電路輸出，也可以同時序電路輸出)。195、XilinxFPGA中CLB定義和組成結(jié)構(gòu)CLB是FPGA內(nèi)的可編程邏輯塊。在Xilinx中CLB一般由2個或4個相同的Slice和附加邏輯構(gòu)成，Slice內(nèi)部由LUT、MUX、FF、ROM組成。196、FPGA內(nèi)的LUT功能(DLUT可實(shí)現(xiàn)邏輯函數(shù)；(2)LUT可用于組建分布式RAM；LUT可用于產(chǎn)生ROM；LUT可構(gòu)成移位寄存器。197、DSP乘法器的作用DSP主要是做算法處理，內(nèi)部資源主要是乘法器、加法器，適用于系統(tǒng)較低取樣速率、低數(shù)據(jù)率、多條件操作、處理復(fù)雜的多算法任務(wù)。198、FPGA開發(fā)流程(1)電路設(shè)計(jì)(2)功能仿真(3)綜合(4)實(shí)現(xiàn)(5)調(diào)試(6)程序固化199、Mealy狀態(tài)機(jī)時序邏輯電路的輸出是由電路輸入和電路的狀態(tài)決定，則該狀態(tài)機(jī)為Mealy狀態(tài)機(jī)。200、Moore狀態(tài)機(jī)時序邏輯電路的輸出只與電路的狀態(tài)有關(guān)，則該狀態(tài)機(jī)為Moore狀態(tài)機(jī)。201、LabVIEW定義LabVIEW是一種圖形化編程語言。202、LabVIEW創(chuàng)建公司LabVIEW由NI公司創(chuàng)建。203、虛擬儀器LabVIEW程序簡稱VI(VirtualInstrument),也稱為虛擬儀器。204、VI的組成VI由前面板、程序框圖、連線板和圖標(biāo)組成。205、LabVIEW程序設(shè)計(jì)的基本原則易用性、可讀性、高效性、穩(wěn)定性和可維護(hù)性是LabVIEW程序設(shè)計(jì)的基本原206、LabVIEW中While循環(huán)的組成如下圖所示，LabVIEW中While結(jié)構(gòu)由框圖、計(jì)數(shù)接線端子和條件接線端子組成。While循環(huán)207、控件值傳遞方式LabVIEW的輸入控件通過連線的方式將值傳遞給顯示控件。208、控件大小的基準(zhǔn)單位LabVIEW中控件的大小以像素作為基準(zhǔn)單位。209、常用的LabVIEW運(yùn)行結(jié)構(gòu)常用的LabVIEW運(yùn)行結(jié)構(gòu)有：循環(huán)結(jié)構(gòu)、條件結(jié)構(gòu)、事件結(jié)構(gòu)、順序結(jié)構(gòu)。210、LabVIEW循環(huán)結(jié)構(gòu)LabVIEW中循環(huán)結(jié)構(gòu)分為2種，分別是while循環(huán)結(jié)構(gòu)和for循環(huán)結(jié)構(gòu)。211、while循環(huán)和for循環(huán)的循環(huán)次數(shù)的差異LabVIEW中while循環(huán)的次數(shù)是不固定的，for循環(huán)的次數(shù)是固定的。212、順序結(jié)構(gòu)LabVIEW順序結(jié)構(gòu)分為平鋪順序結(jié)構(gòu)和層疊順序結(jié)構(gòu)。213、順序結(jié)構(gòu)之間的關(guān)系LabVIEW平鋪順序結(jié)構(gòu)和層疊順序結(jié)構(gòu)可以相互轉(zhuǎn)換。214、控件風(fēng)格LabVIEW控件風(fēng)格有3類：新式、古典、系統(tǒng)。215、LabVIEW常用設(shè)計(jì)模式LabVIEW常用設(shè)計(jì)模式：狀態(tài)機(jī)模式、生產(chǎn)者與消費(fèi)者模式、主從設(shè)計(jì)模式、用戶事件處理模式。216、狀態(tài)機(jī)組成LabVIEW標(biāo)準(zhǔn)狀態(tài)機(jī)由while循環(huán)結(jié)構(gòu)和條件分支結(jié)構(gòu)組成。217、狀態(tài)機(jī)中移位寄存器作用LabVIEW狀態(tài)機(jī)使用移位寄存器存儲執(zhí)行狀態(tài)。218、移位寄存器的數(shù)據(jù)類型LabVIEW的移位寄存器可以存儲任何類型的數(shù)據(jù)。219、移位寄存器的數(shù)量LabVIEW的移位寄存器的數(shù)量不受限制。220、移位寄存器和反饋節(jié)點(diǎn)LabVIEW的移位寄存器可以和反饋節(jié)點(diǎn)相互轉(zhuǎn)換。221、LabVIEW常用數(shù)據(jù)類型LabVIEW常用數(shù)據(jù)類型包括數(shù)字型、布爾型、字符串和枚舉型。222、布爾型數(shù)據(jù)值LabVIEW中布爾型數(shù)據(jù)有2種取值，分別是True和False。223、U16的定義LabVIEW中U16表示16位無符號整型數(shù)。224、TF的定義LabVIEW中TF表示布爾數(shù)。225、116的定義LabVIEW中116表示16位有符號整型數(shù)。226、ABC的定義LabVIEW中ABC表示字符串。227、錯誤簇的組成LabVIEW錯誤簇由3個元素組成，分別是狀態(tài)、錯誤代碼、錯誤源。228、錯誤簇的狀態(tài)LabVIEW錯誤簇的狀態(tài)為布爾控件。229、錯誤簇的錯誤代碼LabVIEW錯誤簇的錯誤代碼為數(shù)值控件。230、錯誤簇的錯誤源LabVIEW錯誤簇的錯誤源為字符串控件?！昂喜㈠e誤”函數(shù)的作用LabVIEW中“合并錯誤”函數(shù)的作用是合并來自不同函數(shù)的錯誤?！扒宄e誤”函數(shù)的作用LabVIEW中“清除錯誤”函數(shù)的作用是清除已經(jīng)產(chǎn)生的錯誤。233、自由標(biāo)簽LabVIEW中自由標(biāo)簽通常用于注釋說明。234、空數(shù)組LabVIEW中空數(shù)組是只有維度而數(shù)組長度為0的數(shù)組，不包含任何元素。235、空字符串LabVIEW中空字符串不包含任何字符，空字符串的長度為0o236、LabVIEW中常用數(shù)值運(yùn)算LabVIEW數(shù)值運(yùn)算主要包括：力口、減、乘、除、混合運(yùn)算。237、LabVIEW中混合運(yùn)算的應(yīng)用下圖LabVIEW混合運(yùn)算代碼表示Y=AX2+BX+C,假設(shè)控件X的值為2,控件A的值為3,控件B和控件C的值均為1,執(zhí)行下圖程序后，控件Y的值為15。238、LabVIEW中常用邏輯運(yùn)算LabVIEW邏輯運(yùn)算主要包括：與、或、非、異或?！芭c”運(yùn)算下圖，LabVIEW邏輯“與”運(yùn)算：當(dāng)輸入A和輸入B都為True,函數(shù)輸出C的值才為True,否則，輸出C為False?！盎颉边\(yùn)算下圖，LabVIEW邏輯“或”運(yùn)算：當(dāng)輸入A和輸入B都為False,函數(shù)輸出C的值才為False,否則，輸出C為True?！胺恰边\(yùn)算下圖，LabVIEW邏輯“非”運(yùn)算：當(dāng)輸入A為False,函數(shù)輸出B的值為True。當(dāng)輸入A為True,函數(shù)輸出B的值為False。A B“異或”運(yùn)算下圖，LabVIEW邏輯“異或”運(yùn)算：當(dāng)輸入A和輸入B的值相同時，函數(shù)輸出C的值為False,當(dāng)輸入A和輸入B的值不同時，函數(shù)輸出C的值為True?！吧膛c余數(shù)”函數(shù)下圖，LabVIEW“商與余數(shù)”函數(shù)：A表示被除數(shù)，B表示余數(shù)，C表示余數(shù),D表示商。當(dāng)A的值為10,B值為4時，運(yùn)行下面代碼，C的值為2,D的值為2?！白罱鼣?shù)取整”函數(shù)LabVIEW"最近數(shù)取整”函數(shù)的作用是輸入值向最近的整數(shù)取整。例如，輸入值為1.3函數(shù)輸出結(jié)果為1。當(dāng)輸入值為2.7,函數(shù)輸出結(jié)果為3?！跋蛳氯≌焙瘮?shù)LabVIEW"向下取整”函數(shù)的作用是輸入值向最近的最小整數(shù)取整。例如,輸入值為3.8,則函數(shù)輸出結(jié)果為3?！跋蛏先≌焙瘮?shù)LabVIEW"向上取整”函數(shù)的作用是輸入值向最近的最大整數(shù)取整。例如,輸入值為3.1,則函數(shù)輸出結(jié)果為4?！捌椒礁焙瘮?shù)下圖，LabVIEW“平方根”函數(shù)：計(jì)算輸入值的平方根。當(dāng)輸入A的值為16時，函數(shù)輸出B的值為4。A B?…“平方”函數(shù)下圖，LabVIEW“平方”函數(shù)：計(jì)算輸入值的平方。當(dāng)輸入A的值為3時，249、“取負(fù)數(shù)”函數(shù)249、“取負(fù)數(shù)”函數(shù)下圖，LabVIEW“取負(fù)數(shù)”函數(shù)：輸入值取負(fù)數(shù)。當(dāng)輸入A的值為1時，函數(shù)輸出B的值為-1?！叭〉箶?shù)”函數(shù)下圖，LabVIEW”取倒數(shù)”函數(shù)：輸入值取倒數(shù)。當(dāng)輸入A的值為2時，函數(shù)輸出B的