微處理器（Processor）類和應(yīng)用處理器的簡史計算機系統(tǒng)簡介系統(tǒng)是一種根據(jù)固定的計劃、程序或者規(guī)則進(jìn)行工作，組織或者執(zhí)行一項或多項任務(wù)的組織結(jié)構(gòu)?！?而計算機系統(tǒng)是一個包含以下或者更多硬件組成部分，可以完成種類多樣的特定任務(wù)的組織結(jié)構(gòu)?！?（1）：微處理器（2）：存儲器（a）：主存儲器（半導(dǎo)體存儲器一RAM、ROM、以及可快速訪問的高速緩存）（b）：輔助存儲器（硬盤，光存儲器等）（3）：輸入單元，開關(guān)，鼠標(biāo)等（4）：輸出單元，LED，顯示器等系統(tǒng)中的處理器處理器的結(jié)構(gòu)處理器的內(nèi)部構(gòu)造通用處理器的分類介紹處理器周邊硬件電路介紹處理器的結(jié)構(gòu)單元H隨著時代的發(fā)展，我們的生活與電子產(chǎn)品的聯(lián)系越來越密切。今天，微處理器已經(jīng)無處不在，無論是錄像機、智能洗衣機、移動電話等家電產(chǎn)品，還是汽車引擎控制，以及數(shù)控機床、導(dǎo)彈精確制導(dǎo)等都要嵌入各類不同的微處理器。微處理器不僅是微型計算機的核心部件，也是各種數(shù)字化智能設(shè)備的關(guān)鍵部件。國際上的超高速巨型計算機、大型計算機等高端計算系統(tǒng)也都采用大量的通用高性能微處理器建造。處理器的簡史：計算機系統(tǒng)的思想并不是新的，遠(yuǎn)在公元前500年巴比倫人發(fā)明了用串珠實現(xiàn)計算功能的工具用來管理糧食。1889年，HermanHollerith研制了存儲數(shù)據(jù)的穿孔卡片和使用卡片的計算器。這引起了英國政府的興趣，并使用此工具存儲了1890年的人口普查的數(shù)據(jù)。1896年Hollerith創(chuàng)建的TabulatingMachineCompany,經(jīng)過多次合并后成為了現(xiàn)在的InternationalBossinessMachinesCorporation,現(xiàn)在稱為IBM.第一臺通用可編程計算機是由賓西法尼亞大學(xué)研制的ENIAC.1971年，英特爾公司推出了世界上第一款微處理器4004。4位微處理器。隨后英特爾又推出了8008。1974年，8008發(fā)展成8080,成為第二代微處理器。8080作為代替電子邏輯電路的器件被用于各種應(yīng)用電路和設(shè)備中，如果沒有微處理器，這些應(yīng)用就無法實現(xiàn)。1985年10月17日，英特爾劃時代的產(chǎn)品一一80386DX正式發(fā)布了，其內(nèi)部包含27.5萬個晶體管，時鐘頻率為12.5MHz，后逐步提高到20MHz、25MHz、33MHz，最后還有少量的40MHz產(chǎn)品。2000年英特爾公司發(fā)布基于超線程技術(shù)的奔騰4處理器。盡管不是真正意義上的雙核，但這種開創(chuàng)性的理念拉開了多核時代的大幕。計算機系統(tǒng)簡介系統(tǒng)是一種根據(jù)固定的計劃、程序或者規(guī)則進(jìn)行工作，組織或者執(zhí)行一項或多項任務(wù)的組織結(jié)構(gòu)。而計算機系統(tǒng)是一個包含以下或者更多硬件組成部分，可以完成種類多樣的特定任務(wù)的組織結(jié)構(gòu)。（1）:微處理器（2）:存儲器（a）:主存儲器（半導(dǎo)體存儲器一RAM、ROM、以及可快速訪問的高速緩存）（b）:輔助存儲器（硬盤，光存儲器等）（3）:輸入單元，開關(guān)，鼠標(biāo)等（4）:輸出單元，LED，顯示器等小型計算機系統(tǒng)硬件構(gòu)成處理器輸出設(shè)備驅(qū)動電路程序存儲器和數(shù)據(jù)存

儲器處理器系統(tǒng)專用電路AsMPU串口定時器es寸1京可各，e可EYyv^L-rflFT^L-rfl中斷控制器總線控制器輸入設(shè)備驅(qū)動電路中斷控制器系統(tǒng)中的處理器處理器的結(jié)構(gòu)處理器（processor）是計算機系統(tǒng)中的核心。絕大多數(shù)處理器的硬件設(shè)計主要是基于以下兩種結(jié)構(gòu)：馮.諾伊曼結(jié)構(gòu)與哈佛結(jié)構(gòu)。馮.諾伊曼結(jié)構(gòu)馮.諾伊曼結(jié)構(gòu)主要有以下3個關(guān)鍵概念：（1）：數(shù)據(jù)與指令存儲在單一的讀寫存儲器中；（2）：存儲器的內(nèi)容通過位置尋址，而不考慮它容納的數(shù)據(jù)是什么；（3）：以順序的形式從一條指令到下一條指令來（除了使用跳轉(zhuǎn)指令）執(zhí)行。在典型情況下，完成一條指令需要3個步驟，即：取指令、指令譯碼和執(zhí)行指令。對馮.諾曼結(jié)構(gòu)處理器，由于取指令和存取數(shù)據(jù)要從同一個存儲空間存取，經(jīng)由同一總線傳輸，因而它們無法重疊執(zhí)行，只有一個完成后再進(jìn)行下一個。

哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。中央處理器首先到程序指令存儲器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開組織和存儲的，執(zhí)行時可以預(yù)先讀取下一條指令。哈佛結(jié)構(gòu)的目的是為了減輕程序運行時的訪存瓶頸。其主要的架構(gòu)為哈佛結(jié)構(gòu)程序總線數(shù)據(jù)總線程序存儲器操作數(shù)存儲器程序存儲器操作數(shù)存儲器哈佛結(jié)構(gòu)使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存；使用獨立的兩條總線，分別作為CPU與每個存儲器之間的專用通信路徑，而這兩條總線之間毫無關(guān)聯(lián)。后來，又提出了改進(jìn)的哈佛結(jié)構(gòu)改進(jìn)型哈佛結(jié)構(gòu)地址總線數(shù)據(jù)總線改進(jìn)型哈佛結(jié)構(gòu)地址總線改進(jìn)型哈佛結(jié)構(gòu)使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存，以便實現(xiàn)并行處理；具有一條獨立的地址總線和一條獨立的數(shù)據(jù)總線，利用公用地址總線訪問兩個存儲模塊（程序存儲模塊和數(shù)據(jù)存儲模塊），公用數(shù)據(jù)總線則被用來完成程序存儲模塊或數(shù)據(jù)存儲模塊與CPU之間的數(shù)據(jù)傳輸；兩條總線由程序存儲器和數(shù)據(jù)存儲器分時共用。

馮.諾伊曼結(jié)構(gòu)與哈佛結(jié)構(gòu)效率比較:馮.諾伊曼結(jié)構(gòu)執(zhí)行指令指令1i取指令譯碼執(zhí)行IiiIlli指令2ii取指令譯碼執(zhí)行!i<1執(zhí)行指令3ii1取指令譯碼執(zhí)行］<1執(zhí)行時鐘指令1馮.諾伊曼結(jié)構(gòu)與哈佛結(jié)構(gòu)存儲器使用率比較：譯碼指令馮.諾伊曼結(jié)構(gòu)與哈佛結(jié)構(gòu)存儲器使用率比較：譯碼在通用計算機系統(tǒng)中，應(yīng)用軟件的多樣性使得計算機要不斷地變化所執(zhí)行的代碼的內(nèi)容，并且頻繁地對數(shù)據(jù)與代碼占有的存儲器進(jìn)行重新分配，這種情況下，馮.諾伊曼結(jié)構(gòu)占有絕對優(yōu)勢，因為統(tǒng)一編址可以最大限度地利用資源，而哈佛結(jié)構(gòu)的計算機如果應(yīng)用于這種情形下則會對存儲器資源產(chǎn)生理論上最大可達(dá)50%的浪費，這顯然是不合理的。總結(jié)：相對于馮?諾依曼結(jié)構(gòu)，哈佛結(jié)構(gòu)更加適合于那些程序固化、任務(wù)相對簡單的，對數(shù)據(jù)處理時間有苛刻要求的嵌入式控制系統(tǒng)中。而馮?諾依曼結(jié)構(gòu)的處理器更適用與通用處理系統(tǒng)中。處理器的內(nèi)部構(gòu)造Processor主要有兩個基本單元:：程序流控制單元(CU)和執(zhí)行單元(EU)。CU中包含了一個取指令單元，用于從存儲器中取指令。EU中含有執(zhí)行指令的電路，用于數(shù)據(jù)轉(zhuǎn)移操作以及數(shù)據(jù)從一種形式的轉(zhuǎn)換操作。EU包含算術(shù)邏輯單元(ALU)ArithmeticLogicUnit，還包含執(zhí)行程序控制任務(wù)指令的電路，例如掛起、中斷或者跳轉(zhuǎn)到其他指令集。它還可以執(zhí)行調(diào)用或者跳轉(zhuǎn)到另外一個程序并進(jìn)行函數(shù)調(diào)用。處理器一般是IC芯片的形式，它也可以是ASIC或者SOC中的一個核。核是VLSI(VeryLargeScaleIntegratedcircuit)芯片上功能電路的一部分。微處理器芯片可以是下列之一：:通用處理器GPP(GeneralPurposeProcessor):微處理器:微控制器:嵌入式處理器:數(shù)字信號處理器DSP(DigitalSignalProcessor):作為附加處理器的專用系統(tǒng)處理器ASSP:使用通用處理器以及專用指令處理器的多核處理器:嵌入到一個專用集成電路(ASIC)中或者一個大規(guī)模繼承電路(VLSI)中的核，或者VLSI芯片中集成了處理器單元的FPGA(Field-ProgrammableGateArray)。對于系統(tǒng)設(shè)計者來說，選擇處理器時，需要考慮以下幾點:（1）：指令集（RISCCISC）（2）：單個算術(shù)或者邏輯操作中操作數(shù)的最大位寬（8、16、或者32位）。（3）：以MHz表示的時鐘頻率和百萬指令/秒MIPS（MillionInstructionPerSecond），（4）：處理器對用于滿足復(fù)雜算法的解決能力。名詞解釋：RISC：RISC（reducedinstructionsetcomputer，精簡指令集計算機）是一種執(zhí)行較少類型計算機指令的微處理器，起源于80年代的MIPS主機（即RISC機），RISC機中采用的微處理器統(tǒng)稱RISC處理器。紐約約克鎮(zhèn)JBM研究中心的JohnCocke證明，計算機中約20%的指令承擔(dān)了80%的工作，于1974年，他提出RISC的概念。RISC的一些優(yōu)點有：@如果一個新的微處理器其目標(biāo)之一是不那么復(fù)雜，那么其開發(fā)與測試將會更快。@使用微處理器指令的操作系統(tǒng)及應(yīng)用程序的程序員將會發(fā)現(xiàn)，使用更小的指令集使得代碼開發(fā)變得更加容易。@RISC的簡單使得在選擇如何使用微處理器上的空間時擁有更多的自由。@比起從前，高級語言編譯器能產(chǎn)生更有效的代碼，因為編譯器使用RISC機器上的更小的指令集。CISC：復(fù)雜指令集計算機（ComplexInstructionSetComputer，CISC）早期的計算機部件比較昂貴，主頻低，運算速度慢。為了提高運算速度，人們不得不將越來越多的復(fù)雜指令加入到指令系統(tǒng)中，以提高計算機的處理效率，這就逐步形成復(fù)雜指令集計算機體系。為了在有限的指令長度內(nèi)實現(xiàn)更多的指令，人們又設(shè)計了操作碼擴展。然后，為了達(dá)到操作碼擴展的先決條件一一減少地址碼，設(shè)計師又發(fā)現(xiàn)了各種尋址方式，如基址尋址、相對尋址等，以最大限度地壓縮地址長度，為操作碼留出空間。通用處理器的分類介紹（1）：微處理器微處理器是一個集中取指令和處理一組通用指令的單元。指令集包含數(shù)據(jù)轉(zhuǎn)移操作、ALU（ArithmeticLogicUnit）、堆棧操作，輸入和輸出操作以及程序控制和管理操作。任何一個CPU必須具備下列基本功能單元。（a）：一個控制單元，用于取指和控制一個給定命令或指令的順序執(zhí)行，并與系統(tǒng)其余部分進(jìn)行通信。（b）：一個ALU單元，用于對字節(jié)或者字的算術(shù)和邏輯操作。它可以立即處理8,16,32或者64位的數(shù)據(jù)。微處理器是一個VLSI（VeryLargeScaleIntegratedcircuit）芯片，芯片中有一個CPU，還可以有其他附加的單元（如高速緩存Cache，浮點處理算術(shù)單元，流水線和超標(biāo)量單元），這樣可以提高處理器的效率。名詞解釋：高速緩存：由于CPU的運算速度愈來愈快，主存儲器（DRAM）的數(shù)據(jù)存取速度通常無法跟上CPU的速度，因而影響計算機的執(zhí)行效率，如果在CPU與主存儲器之間，使用速度最快的SRAM作為CPU的數(shù)據(jù)待取區(qū)，將可大幅提升系統(tǒng)的執(zhí)行效率，而且透過Cache來事先讀取CPU可能需要的數(shù)據(jù)，可避免主存儲器與速度更慢的輔助內(nèi)存的頻繁存取數(shù)據(jù)，對系統(tǒng)的執(zhí)行效率也大有幫助。例如當(dāng)CPU處理數(shù)據(jù)時，它會先到高速緩存中去尋找，如果數(shù)據(jù)因之前的操作已經(jīng)讀取而被暫存其中，就不需要再從主內(nèi)存中讀取數(shù)據(jù)一一由于CPU的運行速度一般比主內(nèi)存快，因此若要經(jīng)常存取主內(nèi)存的話，就必須等待數(shù)個CPU周期從而造成浪費。浮點處理算術(shù)單元：浮點數(shù)：浮點數(shù)是屬于有理數(shù)中某特定子集的數(shù)的數(shù)字表示，在計算機中用以近似表示任意某個實數(shù)。具體的說，這個實數(shù)由一個整數(shù)或定點數(shù)（即尾數(shù)）乘以某個基數(shù)（計算機中通常是2）的整數(shù)次冪得到，這種表示方法類似于基數(shù)為10的科學(xué)記數(shù)法。一個浮點數(shù)a由兩個數(shù)m和e來表示：a=mxb0在任意一個這樣的系統(tǒng)中，我們選擇一個基數(shù)b（記數(shù)系統(tǒng)的基）和精度p（即使用多少位來存儲）。m（即尾數(shù)）是形如土d.ddd...ddd的p位數(shù)（每一位是一個介于0到b-1之間的整數(shù)，包括0和b-1）。如果m的第一位是非0整數(shù)，m稱作規(guī)格化的。有一些描述使用一個單獨的符號位（s代表+或者-）來表示正負(fù)，這樣m必須是正的。e是指數(shù)。在計算機中表示一個浮點數(shù)，其結(jié)構(gòu)如下：尾數(shù)部分（定點小數(shù)）階碼部分（定點整數(shù)）數(shù)符士尾數(shù)m階符士階碼e流水線：計算機流水線（Pipeline）技術(shù)是目前廣泛應(yīng)用于微處理芯片（CPU）中的一項關(guān)鍵技術(shù)，計算機流水線技術(shù)指的是對CPU內(nèi)部的各條指令的執(zhí)行方式的一種形容。在低檔的CPU中，指令的執(zhí)行是串行的，而具有流水線的CPU在執(zhí)行上條指令的同時，又在并行地取下條指令。這在CPU技術(shù)上是一個質(zhì)的飛躍。超標(biāo)量：超標(biāo)量（superscalar）是指在CPU中有一條以上的流水線，并且每時鐘周期內(nèi)可以完成一條以上的指令，這種設(shè)計就叫超標(biāo)量技術(shù)。超標(biāo)量是通過內(nèi)置多條流水線來同時執(zhí)行多個處理器，其實質(zhì)是以空間換取時間。而超流水線是通過細(xì)化流水、提高主頻，使得在一個機器周期內(nèi)完成一個甚至多個操作，其實質(zhì)是以時間換取空間。例如Pentium4的流水線就長達(dá)20級。將流水線設(shè)計的步（級）越長，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。但是流水線過長也帶來了一定副作用，很可能會出現(xiàn)主頻較高的CPU實際運算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況，雖然它的主頻可以高達(dá)1.4G以上，但其運算性能卻遠(yuǎn)遠(yuǎn)比不上AMD1.2G的速龍甚至奔山。（2）：微控制器正如微處理器是計算機系統(tǒng)的一個最基本的部分一樣，微控制器是控制單元的一個最基本的組成部分。微控制器尤其適用于具有片上程序存儲器和設(shè)備的用于實時控制應(yīng)用的嵌入式系統(tǒng)。嵌入式系統(tǒng)中應(yīng)用的重要的控制芯片通常有以下5個流派流派控制器系列廠商CISC/RISC168HC11**,HC12**,HC16**MotorolaCISC28051系列Motorola>Inter等CISC380*86InterCISC4PIC系列MicrochipCISC5ARM7,AMR9TI、AD等RISC微處理器的內(nèi)部基本結(jié)構(gòu)：復(fù)雜系統(tǒng)的微控制器對于復(fù)雜處理，精確計算，多樣化驅(qū)動設(shè)計的來說，剛才提到的微控制器是不夠的。例如LAN控制器，PDA，雷達(dá)預(yù)警裝置等。其主要的控制器有ARM7,ARM9,Inteli960,AMD29050等。不同流派微控制器的應(yīng)用場合表簡單復(fù)雜68HC05PIC16F8X8051808680960簡單復(fù)雜68HC05PIC16F8X805180868096068HC05CAARM7ARM9：數(shù)字信號處理器數(shù)字信號處理器是在須要進(jìn)行數(shù)字信號處理的控制器內(nèi)使用的核心單元。數(shù)字信號處理(DigitalSignalProcess)具有極強的數(shù)學(xué)運算功能。數(shù)字信號處理器具有特殊的乘法累加器MAC(MultiplicationAccumulationController)。在執(zhí)行特殊運算(如卷積)時效率得到了極大的提高。

處理器周邊硬件電路介紹（1）電源：電壓范圍一般為：5V,3.3V,2.0V,1.5V（2）時鐘振蕩電路/時鐘單元時鐘是系統(tǒng)中的一個重要單元，它決定了控制器的機器周期。而定時器的精度，UART的波特率完全取決與時鐘電路。機器周期用于：（a）：從存儲器中取指令和數(shù)據(jù)，然后在處理器上對其進(jìn)行譯碼和執(zhí)行。（b）:將結(jié)果傳回到存儲器中。處理單元需要有一個高度穩(wěn)定的振蕩器，處理器的時鐘輸出信號為所有系統(tǒng)單元提供同步時鐘。（3）：定時器和計數(shù)器為定時器進(jìn)行基本配置后就能依據(jù)時鐘頻率產(chǎn)生誤差很小的特定時間。在溢出后產(chǎn)生的溢出中斷子程序中重新配置定時器就能產(chǎn)生需要的系統(tǒng)時鐘（system-clock），也稱實時時鐘RTC（RealTimeClock）。例如配置完定時器后0.1us產(chǎn)生一個時鐘輸出，則每秒有10000個中斷產(chǎn)生。系統(tǒng)可能需要多個使用系統(tǒng)時鐘的定時器來滿足個中需求。（4）：復(fù)位電路、加點復(fù)位和Watchdog定時器復(fù)位復(fù)位意味著處理器從起始地址開始執(zhí)行指令。這個地址是處理器加電時默認(rèn)設(shè)置的。處理器復(fù)位完成之后，從存儲起的這個地址開始取程序指令。復(fù)位電路激活的固定的周期數(shù)處于無效狀態(tài)。通過下列方法可以激活復(fù)位電路：（a）：外部復(fù)位電路，在加電時被觸發(fā)。（b）:軟件指令，或者watchdog定時器的時鐘輸出。Watchdog定時器是一個定時設(shè)備，會在事先定義超時之后將系統(tǒng)進(jìn)行復(fù)位。這個時間通常是配置的。通過watchdog定時器進(jìn)行復(fù)位是基本的，因為如果產(chǎn)生了錯誤或者程序運行到未知區(qū)域時，它會幫助恢復(fù)系統(tǒng)。大多數(shù)的微控制器上都有watchdog定時器。（5）：存儲器在一個系統(tǒng)中有各種類型的存儲器。具體見下圖：微控制器內(nèi)RAM片上擴展的RAM微控制器

內(nèi)部Cache微控制器內(nèi)RAM片上擴展的RAM微控制器

內(nèi)部CacheFlash/EEPROMROM/FROM預(yù)留的存儲器地址系統(tǒng)存儲器的各種形式各類存儲器的用途所需要的存儲器功能ROM用來存儲應(yīng)用程序，處理器從中取指令代碼。存儲用來進(jìn)行系統(tǒng)引導(dǎo)和初始化的代碼、初始的輸入數(shù)據(jù)和字符串。存儲RTOS（RealTimeOperateSystem）的代碼。存儲指向不同服務(wù)例程的指針。RAM和用于緩沖的RAM在程序運行時存儲變量并存儲堆棧。EEPROM存儲非易失性的處理結(jié)果高速Cache用來存儲處理器將要進(jìn)行運算的數(shù)據(jù)與指令。在快速處理時用來存儲臨時結(jié)果。（6）：I/O端口、總線、接口系統(tǒng)功過輸入端口來獲得外部信息或者命令，從而進(jìn)行不同處理。每一個輸入端口都有唯一確定的端口地址用來識別。系統(tǒng)還具有輸出端口，通過這些端口可以向外部發(fā)送數(shù)據(jù)和啟動或者關(guān)閉外部回路。同樣的，每一個輸出端口都有唯一確定的端口地址用來識別。而端口又分為兩類：并行端口和串行端口。并行端口一般為普通的I/O端口，例如8051的P0-P4端口。串行端口可以是一個串行UART端口、一個串行同步接口或者其他類型的總線接口（例如I2C，CAN，USB，ISA，EISA和PCI）。（7）：中斷處理器一個系統(tǒng)可能有許多設(shè)備，系統(tǒng)處理器必須為每個設(shè)備運行一個適當(dāng)?shù)闹袛喾?wù)子程序ISR（InterruptServeRequest），從而控制和處理一些突發(fā)事件。例如緊急停止命令，過電壓保護等功能。中斷的幾個要點：（a）：一個處理器中一般有多個或者多組中斷源。中斷可能是一個硬件信號（外部中斷），表示一個事件（Event）的發(fā)生，也可能是通過定時器或者計數(shù)器、中斷指令或者處理過程中的錯誤引發(fā)。這個錯誤可能是由于一個非法的取碼操作，除數(shù)為0或者ALU操作過程中的上溢或者下溢而導(dǎo)致的。中斷也可以通過一個軟件定時器產(chǎn)生。軟件中斷可能在一個異常條件下產(chǎn)生，這個條件是在程序運行的過程中形成的。（b）：系統(tǒng)會為這些中斷向量劃分優(yōu)先級，并按照這個優(yōu)先級來響應(yīng)中斷。（c）：某些中斷源是不能被屏蔽的。例如Reset中斷。（d）：為了在中斷發(fā)生后完成特定的任務(wù)，處理器的當(dāng)前程序必須轉(zhuǎn)換到相應(yīng)的服務(wù)子程序中。（e）：在微控制器有一個片上可編程的單元，完成中斷處理機制。（f）：應(yīng)用程序或者調(diào)度程序要調(diào)度并控制特定應(yīng)用程序中的中斷子程序的運行情況。（8）：DAC和ADCDAC和ADC幫助設(shè)計者來實現(xiàn)對模擬量的監(jiān)控和輸出。關(guān)于ADC的要點如下：（a）：在ADC中，需要有單模擬參考電壓源，或者雙模擬參考電壓源。它要么只設(shè)置模擬輸入上限，要么同時設(shè)置下限和上限。對于單參考電壓源，下限為。▼。輸入的電壓精度取決于ADC的位數(shù)。（b）：根據(jù)需要轉(zhuǎn)換的分辨率，ADC可以是8位，10位，12位或者16位。（c）：對于DSP芯片，采樣和保持（Sample/Hold）單元用來在固定的時間之內(nèi)對輸入進(jìn)行采樣，并保持采樣，直到轉(zhuǎn)換結(jié)束。嵌入式系統(tǒng)微控制器中的ADC單元可以有多通道。它可以連續(xù)從不同的模擬源內(nèi)相連的各個管腳獲得輸入。

通用處理的結(jié)構(gòu)單元幾乎所有的微處理器都部分具有以下提到的結(jié)構(gòu)單元。姑構(gòu)單元功能MAR（存儲器地址寄存器）它保存將要從外部存儲器取來的字節(jié)或者字的地址。處理器在開始一個取周期之前，先把指令或者數(shù)據(jù)的地址發(fā)送給MARMDR（存儲器數(shù)據(jù)寄存器）?它保存從（或者要發(fā)送到）外部存儲器或者1/0地址取來的字節(jié)或者字內(nèi)部總線將處理器的所有結(jié)構(gòu)翼元內(nèi)部相連.它的寬度可以是8、16、32或者64位地址總線這是個外部總線，將地址從MAR發(fā)送到存儲器、10設(shè)備以及系統(tǒng)的其他單元數(shù)據(jù)總線是-個在讀寫操作過程中從-個地址中取來（或者發(fā)送到）指令或者數(shù)據(jù)字節(jié)的外部總線控制總線在處理器和存儲器（或者設(shè)備）之間傳送控制信號的外部總線B1U（總線接口取元）它是外部總線與處理器內(nèi)部單元之問的接L1單元1R｛指令寄存器）它連續(xù)地將指令碼（操作碼）發(fā)送給處理器的執(zhí)行單元1D（指令譯碼器）它翻譯1R接收到的指令操作碼，并將它發(fā)送給處理器CUCU（控制單元）它控制著姓理過程所需的所有總線行為和單元功能ARS（應(yīng)用寄存器組）是一組在處理用