千里之行，始于足下。第2頁(yè)/共2頁(yè)精品文檔推薦簡(jiǎn)易位數(shù)字密碼鎖操縱電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告名目

一、前言(2)

二、課設(shè)任務(wù)(2)

三、方案設(shè)計(jì)、原理分析(2)

四、譯碼電路設(shè)計(jì)(8)

五、報(bào)警信號(hào)產(chǎn)生器(10)

六、調(diào)試及結(jié)果(12)

七、體味(13)

一、前言

本次課程設(shè)計(jì)的基本任務(wù)是著重提高學(xué)生在EDA知識(shí)學(xué)習(xí)與應(yīng)用方面的實(shí)踐技能。學(xué)生經(jīng)過(guò)電路設(shè)計(jì)安裝、調(diào)試、整理資料等環(huán)節(jié)，初步掌握工程設(shè)計(jì)辦法和組織實(shí)踐的基本技能，逐步熟悉開(kāi)展科學(xué)實(shí)踐的程序和辦法。

EDA技術(shù)是電子信息類專業(yè)的一門(mén)新興學(xué)科，是現(xiàn)代電子產(chǎn)品設(shè)計(jì)的核心，其任務(wù)是掌握在系統(tǒng)可編程邏輯器件及其應(yīng)用設(shè)計(jì)技術(shù)，為電子產(chǎn)品開(kāi)辟研制打下堅(jiān)實(shí)基礎(chǔ)。

本課程設(shè)計(jì)對(duì)學(xué)生有如下要求：依照設(shè)計(jì)任務(wù)和指標(biāo)，初步電路；經(jīng)過(guò)調(diào)查研究，設(shè)計(jì)計(jì)算，確定電路方案；挑選元器件，在計(jì)算機(jī)上連好線路，獨(dú)立舉行試驗(yàn)，并經(jīng)過(guò)調(diào)試、仿真、改進(jìn)方案；分析實(shí)驗(yàn)結(jié)果，寫(xiě)出設(shè)計(jì)總結(jié)報(bào)告：學(xué)會(huì)自個(gè)兒分析，找出解決咨詢題辦法；對(duì)設(shè)計(jì)中遇到的咨詢題，能獨(dú)立考慮、查閱資料，尋覓答案。

二、課設(shè)任務(wù)

1、14位數(shù)字密碼分成高7位（DH6…DH0）和低7位（DL6…DL0），

用數(shù)字邏輯開(kāi)關(guān)預(yù)置，輸出信號(hào)out為1表示開(kāi)鎖，否則關(guān)閉。

2、14位數(shù)字密碼分時(shí)操作，先預(yù)置高7位，然后再置入低7位。

3、要求電路工作可靠，保密性強(qiáng)，開(kāi)鎖出錯(cuò)馬上報(bào)警。

4、利用MAXplus2軟件舉行設(shè)計(jì)、編譯，并在FPGA芯片上實(shí)現(xiàn)。

5、簡(jiǎn)易14位數(shù)字密碼鎖模塊的框圖如下：

三、方案設(shè)計(jì)、原理分析

首先我是一班的三號(hào)，因此我的密碼時(shí)01000100000011。我所做的設(shè)計(jì)是先把高七位輸入鎖存，然后在輸入低七位，

最終推斷密碼是否正確，密碼正確就開(kāi)鎖，密碼錯(cuò)誤就報(bào)警。數(shù)字密碼鎖操縱電路的組成部分：YMQ模塊，

1、IC9A的設(shè)計(jì)

設(shè)計(jì)要求14位數(shù)字密碼分時(shí)操作，先預(yù)置高七位0100010，而后置低七位0000011，首先能夠使用寄存器將高七位存起來(lái)，而后與低七位一起舉行譯碼，假如密碼正確，輸出OUT2為1，否則為0.

2、數(shù)字密碼鎖操縱電路原理圖：

輸入密碼正確時(shí)波形圖

輸入錯(cuò)誤密碼時(shí)波形圖

數(shù)字密碼鎖操縱電路的VHDL語(yǔ)言編程原理分析：

當(dāng)CLR為0時(shí)，寄存器與D觸發(fā)器被清零，此刻在A……G輸入高七位密碼0100010，用CLK給一具脈沖，由于此刻輸出端Q為0，通過(guò)一具非門(mén)為1，與CLK一起通過(guò)一具與門(mén)，送入寄存器CLK端，產(chǎn)生上升沿；而通過(guò)非門(mén)的CLR為1，送入寄存器中，將高七位經(jīng)過(guò)寄存器送入譯碼器的高七位中。然后在A……G輸入低七位密碼0000011，則輸出端Y為1。

當(dāng)譯碼器輸出Y為1的時(shí)候，輸出端OUT2即為1，輸動(dòng)身光管全亮，標(biāo)志密碼輸入正確，后面的兩個(gè)D觸發(fā)器的輸入為1，當(dāng)用CLK2送入脈沖時(shí)，兩個(gè)D觸發(fā)器的Q端輸出都為1，其中一具輸出Q通過(guò)三態(tài)門(mén)，三態(tài)門(mén)開(kāi)啟，則OUT2B為1，開(kāi)鎖。另一具輸出1通過(guò)非門(mén)變?yōu)?，聲報(bào)警別能舉行，0與分頻后的脈沖信號(hào)相與送入光報(bào)警，光報(bào)警別能舉行工作。

當(dāng)譯碼器輸出Y為0的時(shí)候，輸出端OUT2B為0，輸動(dòng)身光管別亮，標(biāo)志密碼輸入錯(cuò)誤，此刻后面的兩個(gè)D觸發(fā)器的輸入為0，當(dāng)用CLK2送入脈沖時(shí)，兩個(gè)D觸發(fā)器的Q端輸出都為0，其中一具

輸出Q通過(guò)三態(tài)門(mén)，三態(tài)門(mén)別能開(kāi)啟，則OUT1為0，別能開(kāi)鎖；另一具輸出Q通過(guò)非門(mén)變?yōu)?，聲報(bào)警接蜂鳴器，蜂鳴器發(fā)聲，1與分頻后的脈沖信號(hào)相與送入光報(bào)警，光報(bào)警的發(fā)光二極管產(chǎn)生閃耀報(bào)警。由于人眼有反應(yīng)時(shí)刻，因此頻率要通過(guò)分頻成非常小的頻率，才干使人眼能夠分辨。若頻率比較高，則人眼只能看到燈向來(lái)在亮，別能顯示燈光在閃。因此我們要把頻率分成小頻率，由于試驗(yàn)箱上最小是4hz的，而我的程序是八分頻，即分為了，2s閃一下，達(dá)到燈光閃耀的效果。

四、譯碼電路設(shè)計(jì)

譯碼電路VHDL語(yǔ)言設(shè)計(jì)

LIBRARYIEEE;

USEYMQIS

PORT(D:INSTD_LOGIC_VECTOR(6DOWNTO0);

CLK:INSTD_LOGIC;

CLR:INSTD_LOGIC;

OUT1:OUTSTD_LOGIC);

ENDYMQ;

ARCHITECTUREARTOFYMQIS

SIGNALS:STD_LOGIC_VECTOR(13DOWNTO0);

BEGIN

S(6DOWNTO0)<=D;

PROCESS(CLK)

BEGIN

IF(CLK’EVENTANDCLK=’1’)THEN

IF(CLR=’1’)THEN

S(13DOWNTO7)<=D;

ENDIF;

ENDIF;

ENDPROCESS;

OUT1<=’1’WHEN(S(13DOWNTO0)=”0”)ELSE’0’;

ENDART;

波形圖為：

首先設(shè)定CLR為1，

五、報(bào)警信號(hào)產(chǎn)生器

聲光控操縱電路的分析：

當(dāng)密碼輸入錯(cuò)誤時(shí)，Y的輸出為0，不管CLK2是否為1，GBJ由于分頻器輸出端的脈沖操縱，GBJ開(kāi)始閃耀；SBJ為1處于高電平，操縱蜂鳴器發(fā)聲。

分頻器的VHDL語(yǔ)言設(shè)計(jì)

LIBRARYIEEE;

USEDIVIS

PORT(RESET,CLK_INPUT:INSTD_LOGIC;

CLK_8:OUTSTD_LOGIC);

ENDDIV;

ARCHITECTUREARTOFDIVIS

SIGNALCOUNT:STD_LOGIC_VECTOR(2DOWNTO0);

BEGIN

PROCESS(RESET,CLK_INPUT)

BEGIN

IF(RESET='0')THEN

COUNT<="000";

ELSIF(CLK_INPUT'EVENTANDCLK_INPUT=’1’')THEN

COUNT<=COUNT+1;

ELSENULL;

ENDIF;

波形圖為：

原理分析：本次設(shè)計(jì)挑選八分頻設(shè)計(jì)，設(shè)計(jì)原理為：NRESET為清零端，CLK為脈沖信號(hào)，當(dāng)NRESET清零端為0時(shí)，輸出QA……QH都為0別產(chǎn)生信號(hào)；當(dāng)NRESET清零端為1時(shí)，無(wú)清零信號(hào)，QA……QH分不產(chǎn)生1……8分頻信號(hào)，在實(shí)際電路下載過(guò)程中，可依照實(shí)際事情接入別同級(jí)的分頻信號(hào)。

六、調(diào)試及結(jié)果

1、舉行管足鎖定

挑選菜單MAXplus2/FlooplanEditor，打開(kāi)編輯窗口，同時(shí)顯示出當(dāng)前項(xiàng)目的選定的器件，能夠經(jīng)過(guò)挑選菜單Lagout/Device來(lái)挑選器件試圖，也能夠經(jīng)過(guò)挑選菜單Lagout/LABview來(lái)挑選LAB試圖，還能夠經(jīng)過(guò)雙擊試圖區(qū)的辦法在這兩種顯示方式間切換。

再次挑選MAXplus2/compiler，單擊start按鈕，此刻系統(tǒng)產(chǎn)生能夠下載配置器件的文件。

2、將設(shè)計(jì)下載到實(shí)驗(yàn)箱

在連接有實(shí)驗(yàn)箱的計(jì)算機(jī)上調(diào)出仿真原理圖，在“MAXplus2”菜單下挑選“Programmer”，單擊按鈕“configure”完成配置，在“HardwareFype”下拉框中挑選“ByteBlaster”單擊“OK”即可，在實(shí)驗(yàn)板上舉行操作。

電路的管足鎖定事情如下：

引足標(biāo)志位置管足引足標(biāo)志位置管足CLKOCP22D5LK536

CLK1LK1250D6LK637

CLK2LK1149D7LK738

CLRLK1048

D1LK128GBJL1221

D2LK229SBJSP27

D3LK330OUT1L1423

D4LK435OUT2L1322七、體味

這是一次綜合性非常強(qiáng)的實(shí)驗(yàn)，從最初的設(shè)想，到具體功能的實(shí)現(xiàn)，再到電路的連接，直至最終的電路調(diào)試，每一具環(huán)節(jié)都讓我加深了對(duì)實(shí)際咨詢題的考慮，并且也讓我動(dòng)手能力有了非常大的提高。是我受益匪淺，理解了設(shè)計(jì)一具功能電路的具體要求和步驟，并且也對(duì)EDA知識(shí)有了更深刻的明白和認(rèn)識(shí)，并將其運(yùn)用到了實(shí)際日子中，使其為實(shí)際日子服務(wù)。

這次最大的收獲算是學(xué)會(huì)了非常系統(tǒng)地去解決一具實(shí)際咨詢題，學(xué)會(huì)了巧妙運(yùn)用模塊化的思想。在整個(gè)電路設(shè)計(jì)與實(shí)現(xiàn)中，最成功的地點(diǎn)算是有條理地將功能細(xì)化，分成一具一具小的功能來(lái)實(shí)現(xiàn)。每做好一具小功能實(shí)現(xiàn)的電路，就將其集成為一塊具有此功能的芯片，如此，在之后的電路連接中就只要將這塊芯

片接入即可，最終就如此一級(jí)一級(jí)地將電路集成，最終生成的密碼鎖操縱電路。

在那個(gè)過(guò)程中，我更深刻地體味從分立元件到中下規(guī)模集成電路再到大規(guī)模集成電路的組成過(guò)程。并且也更加深入地了解了MAXplus2這一軟件的更多的功能。更重要的是在此過(guò)程中，我學(xué)會(huì)了獨(dú)立考慮，遇到咨詢題一步一步去研究與解決解決，關(guān)于電路浮現(xiàn)的咨詢題別急于拆線，而是一部分一部分地對(duì)其應(yīng)有的功能舉行調(diào)試，對(duì)咨詢題舉行各個(gè)擊破?？偠灾@次實(shí)驗(yàn)讓我覺(jué)得受益匪淺，別再覺(jué)得學(xué)無(wú)所用。實(shí)驗(yàn)所解決的咨詢題與日子密切相連，從而將平常學(xué)書(shū)本上的理論與實(shí)踐非常好地結(jié)合起來(lái)，最后當(dāng)做出成品時(shí)，有非常大的成就感。

遇到的咨詢題及解決方案

1、編譯經(jīng)過(guò)后，下載到硬件上之后，發(fā)覺(jué)程序并沒(méi)有預(yù)期的效果。如顯示亂序而沒(méi)有規(guī)律等等，當(dāng)加入適當(dāng)?shù)倪x通信號(hào)或者脈沖后發(fā)覺(jué)咨詢題得到了解決。因此必須在實(shí)踐中別斷地修改以得到正確的結(jié)論。

2、高電平有效依然低電平有效，這是一具很容易忽視的咨詢題，有時(shí)就懂那個(gè)端口要操縱信號(hào)但別思考好啥電平有效，造成錯(cuò)誤，使得使能端或者清零端的浮現(xiàn)錯(cuò)誤操縱信號(hào)。同時(shí)到底是脈沖操縱，依然邊沿操縱一定要清晰。