EDA技術(shù)與VHDL

第2章PLD硬件特性與編程技術(shù)

KX康芯科技2.1PLD概述圖2-1基本PLD器件的原理結(jié)構(gòu)圖

2.1.1PLD的發(fā)展歷程熔絲編程的PROM和PLA器件

AMD公司推出PAL器件

GAL器件

FPGA器件

EPLD器件

CPLD器件

內(nèi)嵌復(fù)雜功能模塊的SoPC20世紀(jì)70年代

20世紀(jì)70年代末

20世紀(jì)80年代初

20世紀(jì)80年代中期

20世紀(jì)80年代末

進(jìn)入20世紀(jì)90年代后

2.1PLD概述

2.1.2PLD的分類圖2-2按集成度(PLD)分類

2.1PLD概述

2.1.2PLD的分類1．熔絲(Fuse)型器件。

2．反熔絲(Anti-fuse)型器件

。

3．EPROM型。稱為紫外線擦除電可編程邏輯器件

。

4．EEPROM型

。

5．SRAM型

。

6．Flash型

。

2.1PLD概述

從編程工藝上劃分:2.2低密度PLD可編程原理

2.2.1電路符號表示圖2-3常用邏輯門符號與現(xiàn)有國標(biāo)符號的對照

2.2.1電路符號表示

圖2-4PLD的互補(bǔ)緩沖器

圖2-5PLD的互補(bǔ)輸入

圖2-6PLD中與陣列表示

圖2-7PLD中或陣列的表示圖2-8陣列線連接表示

2.2.2PROM圖2-9PROM基本結(jié)構(gòu)

2.2低密度PLD可編程原理

2.2.2PROMPROM中的地址譯碼器是完成PROM存儲陣列的行的選擇，其邏輯函數(shù)是：

2.2低密度PLD可編程原理

2.2.2PROM2.2低密度PLD可編程原理

……...…2.2.2PROM圖2-10PROM的邏輯陣列結(jié)構(gòu)

2.2低密度PLD可編程原理

2.2.2PROM圖2-11PROM表達(dá)的PLD陣列圖

2.2低密度PLD可編程原理

2.2.2PROM圖2-12用PROM完成半加器邏輯陣列

2.2低密度PLD可編程原理

2.2.3PLA圖2-13PLA邏輯陣列示意圖

2.2低密度PLD可編程原理

2.2.3PLA

圖2-14PLA與PROM的比較

2.2低密度PLD可編程原理

2.2.4PAL圖2-15PAL結(jié)構(gòu)

圖2-16PAL的常用表示

2.2低密度PLD可編程原理

圖2-17一種PAL16V8的部分結(jié)構(gòu)圖

2.2.5GAL2.2低密度PLD可編程原理

GAL即通用陣列邏輯器件，首次在PLD上采用了EEPROM工藝，使得GAL具有電可擦除重復(fù)編程的特點(diǎn)，徹底解決了熔絲型可編程器件的一次可編程問題。GAL在“與-或”陣列結(jié)構(gòu)上沿用了PAL的與陣列可編程、或陣列固定的結(jié)構(gòu)，但對PAL的輸出I/O結(jié)構(gòu)進(jìn)行了較大的改進(jìn)，在GAL的輸出部分增加了輸出邏輯宏單元OLMC(OutputMacroCell)。2.3CPLD的結(jié)構(gòu)與可編程原理

圖2-18MAX7000系列的單個宏單元結(jié)構(gòu)

圖2-19MAX7128S的結(jié)構(gòu)

1．邏輯陣列塊(LAB)2.3CPLD的結(jié)構(gòu)與可編程原理

2．宏單跌元全局時共鐘信號全局時異鐘信號的由高電污平有效批的時鐘挨信號使性能用乘積眼項(xiàng)實(shí)現(xiàn)帝一個陣吃列時鐘2.3晉CPL樣D的結(jié)構(gòu)什與可編程混原理邏輯陣列MAX7000系列中的宏單元乘積項(xiàng)選擇矩陣可編程寄存器

3．?dāng)U展欄乘積項(xiàng)圖2-2據(jù)0共享擴(kuò)只展乘積譯項(xiàng)結(jié)構(gòu)2.3霞CPL雞D的結(jié)構(gòu)喇與可編程脈原理3．?dāng)U桿展乘積脂項(xiàng)圖2-22并聯(lián)擴(kuò)鍵展項(xiàng)饋傻送方式共享擴(kuò)錫展項(xiàng)并聯(lián)擴(kuò)展雅項(xiàng)4．可瞇編程連仆線陣列員(PI塑A)圖2-2晚2把PIA信號布線振到LAB的方式2.3煎C攔PLD危的結(jié)構(gòu)爪與可編完程原理5．I/帥O控制塊圖2-23果EP鵲M712毀8S器件的I/O控制塊2.4折FPG繞A的結(jié)構(gòu)軟與工作原盼理在FPG化A開發(fā)技詞術(shù)的學(xué)習(xí)蛋中，對于市其硬件的礎(chǔ)了解主要膊應(yīng)該注意厘以下5個斑方面：（1）F儲PGA的示工作電源欣的類型和憐接入要求順。（2）從編程口永。（3）I屑/O端口獨(dú)、多用途丹端口、專欄用輸入口感、全局控跪制口、L羅VDS口帖、鎖相環(huán)死時鐘輸入賀輸出口的護(hù)電氣性能楊和使用方命法。（4）指FPG映A內(nèi)部趟的嵌入粗式模塊霞。（5）朗配置器屆件。2.4碰.1頌查找旋表邏輯帆結(jié)構(gòu)圖2-24齊FP威GA查找表單另元2.4料FPG版A的結(jié)構(gòu)耗與工作原翅理2.4.煤1查芒找表邏輯烈結(jié)構(gòu)圖2-25訊FP右GA查找表單賴元內(nèi)部結(jié)軌構(gòu)2.4.櫻2C娘yclo朵ne系列燦器件的結(jié)亡構(gòu)與原理圖2-2丘6計(jì)Cyc冠lon細(xì)eL辮E結(jié)構(gòu)圖2.4沸.2增Cy終clo為ne系跡列器件食的結(jié)構(gòu)磚與原理圖2-27判Cy渣c(diǎn)lon童eLE普通模式2.4.袖2C把yclo譜ne系列罷器件的結(jié)洽構(gòu)與原理圖2-2守8估Cyc早lon快eL悠E動態(tài)算辦術(shù)模式2.4矮.2鐮Cy陸clo晴ne系嗽列器件張的結(jié)構(gòu)久與原理圖2-29紫Cyc蕩lone贊LAB結(jié)構(gòu)2.4辨.2否Cy喪clo梯ne系晃列器件莊的結(jié)構(gòu)往與原理圖2-3群0L較AB陣列2.4澤.2荒Cy鄙clo村ne系窗列器件萄的結(jié)構(gòu)碑與原理圖2-31乘LAB控制信痛號生成緩的邏輯昌圖2.4湊.2繳Cy獸clo竊ne系缸列器件拆的結(jié)構(gòu)哲與原理圖2-32快速進(jìn)位樓選擇鏈圖2-3限3L火UT鏈和寄存透器鏈的使懶用2.4.浪2C齒yclo櫻ne系列符器件的結(jié)測構(gòu)與原理2.4賽F社PGA扶的結(jié)構(gòu)株與工作循原理圖2-3武4恢LVD嘩S連接2.4哥.2問Cy緞clo彈ne系量列器件尿的結(jié)構(gòu)浪與原理2.4泥F盯PGA擇的結(jié)構(gòu)睛與工作犬原理2.5故硬件測誓試技術(shù)2.5.走1內(nèi)姓部邏輯測喇試在AS福IC設(shè)尤計(jì)中的厭掃描寄呢存器，連是可測朗性設(shè)計(jì)捆的一種窗，原理尺是把A示SIC院中關(guān)鍵軌邏輯部頓分的普僵通寄存粉器用測喜試掃描漲寄存器終來代替么，在測花試中可吼以動態(tài)憶地測試池、分析震設(shè)計(jì)其碎中寄存甜器所處尸的狀態(tài)辭，甚至撞對某個先寄存器響加以激飯勵信號循，改變賴該寄存傅器的狀孟態(tài)。2.5冤.2良JT挨AG邊貿(mào)界掃描國測試引

腳描

述功

能TDI測試數(shù)據(jù)輸入(TestDataInput)測試指令和編程數(shù)據(jù)的串行輸入引腳。數(shù)據(jù)在TCK的上升沿移入。TDO測試數(shù)據(jù)輸出(TestDataOutput)測試指令和編程數(shù)據(jù)的串行輸出引腳，數(shù)據(jù)在TCK的下降沿移出。如果數(shù)據(jù)沒有被移出時，該引腳處于高阻態(tài)。TMS測試模式選擇(TestModeSelect)控制信號輸入引腳，負(fù)責(zé)TAP控制器的轉(zhuǎn)換。TMS必須在TCK的上升沿到來之前穩(wěn)定。TCK測試時鐘輸入(TestClockInput)時鐘輸入到BST電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在下降沿。TRST測試復(fù)位輸入(TestResetInput)低電平有效，異步復(fù)位邊界掃描電路(在IEEE規(guī)范中，該引腳可選)。表2-1邊界掃金描IO引腳功傲能2.5趁硬件測療試技術(shù)2.6鎖FPG片A/CP練LD產(chǎn)品注概述2.6.夜1L午atti莖ce公司梯CPLD艦器件系列2.6茶.2依Xi寸lin剃x公司賤的FP永GA和喜CPL夜D器件惜系列1.畜Vir巧tex憑-4系潮列FP深GA2.S桐part殘anⅡ&黎Spa火rtan欺-3&愚Spa房誠rtan雄3E器殊件系3.X主C950瓜0&嘴XC95瓦00XL彈系列CP校LD4.X姨ilin損xFP丘GA配置環(huán)器件SP繞ROM2.6勿F虹PGA規(guī)/CP副LD產(chǎn)俱品概述2.6.煌3A憶lter較a公司F套PGA和巖CPLD而器件系列1.S縱trat茫ixI臨I系列FPGA2.A掉CEX系列FPGA3.蹈MAX系列CPL棟D4.C巴yclo碗ne系列FPGA低成本FPGA5.C超yclo孫neI胸I系列FPGA6.么MAX蜘II系列器件7.A意lter容a宏功能塊焦及IP核2.6贏FPG嬌A/CP撇LD產(chǎn)品屈概述2.6政.4浮Ac叔tel丈公司的閥FPG樣A器件2.6疫.5賽Al瞞ter榜a公司善的FP京GA配境置方式辦與配置將器件2.7蘭編桶程與配樹置表2-2各引腳輔信號名棒稱基于電攝可擦除坑存儲單委元的EEPR齒OM或Fla脖sh技術(shù)?；赟RA陰M查找表晴的編程掉單元?；诜疵劢z編曠程單元窗。引腳12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS---TDIGND2.7等編程與筑配置2.7.蝦1J早TAG方國式的在系監(jiān)統(tǒng)編程圖2-3普5C昨PLD編程下蒸載連接賭圖2.7莖編程與秒配置2.7.積2使宿用PC并飽行口配置站FPGAAlt猶era輪的FP團(tuán)GA有耀如下幾現(xiàn)種常用置編程配欣置方式冰：1．配塘置器件霜模式，豈如用E饑PC器拖件進(jìn)行抗配置。2．P辮S(P戒ass豎ive脂Se叼ria撐l被動號串行)備模式。3．JT循AG模式帖，用于配掉置SRA釀M的SO答F文件，凍或JTA皆G間接對嘗配置器件職編程模式紡。4．AS饑（Act故ive受Seri犯al），儀這個模式寸是針對E能PCS系襲列配置器浙件而。2.7嶄編程與突配置2.7占.3笨FP笨GA配舒置器件圖2-3廚6F易PGA使用EPC配置器件隙的配置時爛序2.7至編程與串配置2.7性.3集FP握GA沿配置器柄件圖2-37芳FPG用A的配置電揪路原理圖（注，綢此圖來勾自Alt煙era資料，中糾間一上拉岡線應(yīng)串1K電阻）2.7喘編尤程與配巷置2.7.用3F盯PGA配婚置器件圖2-38亮EP迅CS器件配置FPG抬A的電路億原理圖謝謝觀