計算機組成原理課程設計講義第一頁，共三十一頁，編輯于2023年，星期五課程設計目的掌握整機動態(tài)工作過程了解微程序控制器的設計，構建指令系統(tǒng)組建模型機，編寫應用程序進行調試第二頁，共三十一頁，編輯于2023年，星期五設計內容和要求1.設計內容（1）設計指令系統(tǒng)（2）編寫微程序（3）實驗接線（4）編寫應用程序，選擇實現(xiàn)下列要求的一種功能①輸入兩個一位十進制數(shù)，計算兩數(shù)之和，并以BCD碼輸出②輸入一個兩位十進制數(shù)，求其負值的補碼③輸入幾個數(shù)，統(tǒng)計奇數(shù)和偶數(shù)的個數(shù)2.設計要求（1）指令在8條以上（2）尋址方式包括：寄存器尋址、直接尋址、立即數(shù)尋址（3）數(shù)據(jù)由鍵盤輸入（4）由數(shù)碼管顯示結果第三頁，共三十一頁，編輯于2023年，星期五報告要求手寫統(tǒng)一封面第一頁為任務書內容包括：設計目的、設計器材、設計要求、模型機結構、指令編碼、微程序、應用程序、接線圖、調試、結果分析、總結等。收報告截止日期：17周周五第四頁，共三十一頁，編輯于2023年，星期五EL-JY-Ⅱ組成原理實驗儀介紹

第五頁，共三十一頁，編輯于2023年，星期五底板布局第六頁，共三十一頁，編輯于2023年，星期五模型機結構框圖由4片74181構成16位ALUS3S2S1S0MCn選擇運算功能ALU_G為三態(tài)門輸出控制信號，低電平可輸出LT1、LT2為數(shù)據(jù)暫存器，各由2片74273構成LDR1、LDR2兩個暫存器接數(shù)控制，高電平有效由Ax、Bx、Cx構成寄存器堆LRi為寄存器堆的寫控制，高電平有效

Ri－G為寄存器輸出控制，低電平有效

MS0S1為移位寄存器功能選擇，與ALU使用相同的控制信號

G-299為移位寄存器輸出控制信號，低電平有效

在開關方式下，輸入設備由16位電平開關及兩個74244構成當DIJ-G為低電平時將16位開關狀態(tài)送上數(shù)據(jù)總線在鍵盤方式或聯(lián)機方式下，數(shù)據(jù)可由鍵盤或串口線輸入，可以不用數(shù)據(jù)輸入電路。輸出設備由底板上的四個LED數(shù)碼管及其譯碼、驅動電路構成當D-G和W/R均為低電平時將數(shù)據(jù)總線的數(shù)據(jù)送入數(shù)碼管顯示存儲器部分由兩片6116構成16位存儲器，地址總線只用低八位CE為片選信號，低電平有效WE為讀寫信號，低電平寫，高電平讀LAR為地址寄存器的鎖存控制，高電平有效LOAD為程序計數(shù)器的置數(shù)控制，高電平有效LPC為程序計數(shù)器的時鐘控制，高電平有效PC-G為程序計數(shù)器的輸出控制，低電平有效LDIR為指令寄存器的鎖存控制，高電平有效第七頁，共三十一頁，編輯于2023年，星期五工作原理1．數(shù)據(jù)格式本實驗計算機采用定點補碼表示法表示數(shù)據(jù)，字長為16位，其格式如下：其中第16位為符號位，數(shù)值表示范圍是：-32768≤X<32767151413……0符號尾數(shù)第八頁，共三十一頁，編輯于2023年，星期五2．指令格式（1）算術邏輯指令設計9條單字長算術邏輯指令，尋址方式采用寄存器直接尋址。其格式如下76543210OPrsrd第九頁，共三十一頁，編輯于2023年，星期五其中OP為操作碼，rs為源寄存器，rd為目的寄存器，并規(guī)定：OP011110001001101010111100110111101111指令CLRMOVADDSUBINCANDNOTRORROLrs或rd選定寄存器00Ax01Bx10Cx第十頁，共三十一頁，編輯于2023年，星期五（2）存儲器訪問及轉移指令存儲器的訪問有兩種，即存數(shù)和取數(shù)。它們都使用助記符MOV，但其操作碼不同。轉移指令只有一種，即無條件轉移（JMP）。指令格式如下：7654321000MOPrdD第十一頁，共三十一頁，編輯于2023年，星期五其中OP為操作碼，rd為寄存器。M為尋址模式，D隨M的不同其定義也不相同，如下表所示：OP000110指令說明寫存儲器讀存儲器轉移指令尋址模式M有效地址ED定義說明00E=（PC）+1立即數(shù)立即尋址10E=D直接地址直接尋址11E=100H+D直接地址擴展直接尋址第十二頁，共三十一頁，編輯于2023年，星期五（3）I/O指令輸入（IN）和輸出（OUT）指令采用單字節(jié)指令，其格式如下： 其中，當OP=0100且addr=10時，從“數(shù)據(jù)輸入電路”中的開關組輸入數(shù)據(jù)；當OP-CODE=0100且addr=01時，將數(shù)據(jù)送到“輸出顯示電路”中的數(shù)碼管顯示。76543210OPaddrrd第十三頁，共三十一頁，編輯于2023年，星期五3．指令系統(tǒng)

含14條基本指令，其中算術邏輯指令8條，訪問內存指令和程序控制指令4條。輸入輸出指令2條。第十四頁，共三十一頁，編輯于2023年，星期五匯編符號指令的格式功能MOVrd，rs1000rsrdrs→rdADDrd，rs1001rs

rdrs+rd→rdSUBrd，rs1010rsrdrd-rs→rdINCrd1011rdrdrd+1→rdANDrd，rs1100rsrdrs∧rd→rdNOTrd1101rdrd/rd→rdRORrd1110rdrd┌──→rd→─┐└───────┘ROLrd1111rdrd┌──←rd←─┐└───────┘基本指令表第十五頁，共三十一頁，編輯于2023年，星期五匯編符號指令的格式功能MOV[D]，rd001000rdrd→[D]DMOVrd,[D]001001rd[D]→rdDMOVrd,D000001rdD→rdDJMPD0000

10

00D→PCDINrd,KIN010010rdKIN→rdOUTDISP，rd010001rdrd→DISP基本指令表(續(xù)）第十六頁，共三十一頁，編輯于2023年，星期五4．設計微代碼 微程序設計的關鍵技術之一是處理好每條微指令的下地址，以保證程序正確高效地進行。本系統(tǒng)采用分段編碼的指令格式，采用斷定方式確定下一條微指令的地址。第十七頁，共三十一頁，編輯于2023年，星期五

控制場下地址場微指令寄存器MIR微地址形成電路控存CM微操作控制信號指令操作碼狀態(tài)條件微指令微地址斷定方式微程序控制部件示圖第十八頁，共三十一頁，編輯于2023年，星期五每條微指令由24位組成，其控制位順序如下：242322212019181716S3S2S1S0MCnWE1A1B151413121110987654321F1F2F3uA5uA4uA3uA2uA1uA0第十九頁，共三十一頁，編輯于2023年，星期五控制存儲器電路第二十頁，共三十一頁，編輯于2023年，星期五微地址形成電路第二十一頁，共三十一頁，編輯于2023年，星期五微指令譯碼電路第二十二頁，共三十一頁，編輯于2023年，星期五MS24—MS16對應于微指令的第24—16位，S3S2S1S0MCn為運算器的方式控制，WE為外部器件的讀寫信號，‘1’表示寫，‘0’表示讀；控制總線上的WR為外部讀寫控制電路的輸出，其控制電路為第二十三頁，共三十一頁，編輯于2023年，星期五1A、1B用于選通外部器件，通常接至底板IO控制電路的1A1B端，四個輸出Y0Y1Y2Y3接外部器件的片選端。（注：Y3被系統(tǒng)占用，用于輸入中斷，Y0Y1Y2能被用戶使用）。I/O控制電路由一片74LS139構成，用于為外部器件提供選通信號。其原理和邏輯關系如下圖所示：I/O控制電路第二十四頁，共三十一頁，編輯于2023年，星期五輸

入輸

出1A1BY0Y1Y2Y3000111101011011101111110第二十五頁，共三十一頁，編輯于2023年，星期五Ｆ１、Ｆ２、Ｆ３三個字段的編碼方案F1字段F2字段F3字段151413選擇121110選擇987選擇000LRi000RAG000P1001LOAD001ALU-G001AR010LDR2010RCG010P3011自定義011自定義011自定義100LDR1100RBG100P2101LAR101PC-G101LPC110LDIR110299-G110P4111無操作111無操作111無操作LRi為寄存器堆的寫控制，它與指令寄存器的第0位和第1位共同決定對哪個寄存器進行寫操作LOAD為程序計數(shù)器的置數(shù)控制LDR1、LDR2為運算器的兩個鎖存控制LAR為地址寄存器的鎖存控制LDIR為指令寄存器的鎖存控制F1字段6個輸出信號均為高電平有效RAG、RBG、RCG分別為寄存器Ax、Bx、Cx的輸出控制ALU-G為運算器的輸出控制PC-G為程序計數(shù)器的輸出控制299-G為移位寄存器的輸出控制F2字段6個輸出信號均為低電平有效P1、P2、P3、P4位測試字，其功能是對機器指令進行譯碼，使微程序轉入相應的微地址入口，從而實現(xiàn)微程序的順序、分支和循環(huán)運行AR為運算器的進位輸出控制LPC為程序計數(shù)器的時鐘控制F3字段6個輸出信號均為高電平有效第二十六頁，共三十一頁，編輯于2023年，星期五指令譯碼器電路第二十七頁，共三十一頁，編輯于2023年，星期五設計三個控制操作微程序：存儲器讀操作（MRD）：撥動清零開關CLR對地址、指令寄存器清零后，指令譯碼輸入CA1、CA2為“00”時，按“單步”鍵，可對RAM連續(xù)讀操作。存儲器寫操作（MWE）：撥動清零開關CLR對地址、指令寄存器清零后，指令譯碼輸入CA1、CA2為“10”時，按“單步”鍵，可對RAM連續(xù)寫操作。啟動程序（RUN）：撥動開關CLR對地址、指令寄存器清零后，指令譯碼輸入CA1、CA2為“11”時，按“單步”鍵，即可轉入到第01號“取指”微指令，啟動程序運行。 注：CA1、CA2由控制總線的E4、E5給出。鍵盤操作方式時由監(jiān)控程序直接對E4、E5賦值，無需接線。開關方式時可將E4、E5接至控制開關CA1、CA2，由開關來控制。

第二十八頁，共三十一頁，編輯于2023年，星期五微程序流程圖以CA1、CA2為測試條件13控制開關P4測試PC→AR，PC＋1(D_INPUT)→D_BUS→LT1LT1→RAM00MWE（10）1474PC→AR，PC＋1RAM→D_BUS→LT1LT1→LED10