第6章邏輯門電路6.1概述6.2半導(dǎo)體器件的開關(guān)特性6.3分立元件門電路6.4TTL邏輯門電路6.5CMOS集成門電路6.1概述用以實(shí)現(xiàn)各種基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算關(guān)系的電子電路稱為邏輯門電路，它是組成各種數(shù)字系統(tǒng)的基本電路。常用的邏輯門電路有與門、或門、非門、與非門、或非門、與或非門、異或門和同或門等。目前使用的集成邏輯門主要有雙極性的TTL門電路和單極性的CMOS門電路兩大系列。TTL是應(yīng)用最早、技術(shù)比較成熟的集成電路，其工作速度較高，但集成度不高，功耗較大。CMOS邏輯門電路是在TTL電路之后出現(xiàn)的一種廣泛應(yīng)用的數(shù)字集成器件，可以分為NMOS,PMOS,CMOS三種結(jié)構(gòu)，其中CMOS電路是占主導(dǎo)地位的邏輯器件，其工作速度已基本趕上TTL電路，它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL，且費(fèi)用較低。因此，幾乎所有的超大規(guī)模存儲(chǔ)器及PLD器件都采用CMOS工藝制造。下一頁(yè)

返回6.1概述邏輯門電路的輸入和輸出只有高電平和低電平兩個(gè)不同的狀態(tài)。在數(shù)字電路中電平通常是電位，而且高、低電平是一個(gè)相對(duì)的概念，不是一個(gè)固定的數(shù)字，允許有一定的變化范圍。數(shù)字邏輯電路中，常用符號(hào)1和0來(lái)表示電平的高低。上一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性半導(dǎo)體二極管、三極管和MOS管是組成各種門電路的主要器件，在數(shù)字電路中，它們均工作在開關(guān)狀態(tài)。為了更好地掌握邏輯門電路的工作特點(diǎn)和性能，首先應(yīng)了解它們的開關(guān)特性。6.2.1半導(dǎo)體二極管的開關(guān)特性一個(gè)理想的開關(guān)在接通和斷開時(shí)應(yīng)具有這樣的特性:接通時(shí)，其接觸電阻為0，在開關(guān)上不產(chǎn)生壓降;斷開時(shí)，其電阻為無(wú)窮大，開關(guān)上沒(méi)有電流流過(guò);且開關(guān)在接通與斷開的速度非?？鞎r(shí)，仍能保持上述特性。由于二極管具有單向?qū)щ娦蕴匦?，故可受外加電壓控制的開關(guān)來(lái)使用。一、開關(guān)作用下一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性圖6.2.1所示為硅二極管的伏安特性曲線，可以看出，當(dāng)二極管兩端的正向電壓小于其門限電壓時(shí)，二極管工作在死區(qū)，處于截止?fàn)顟B(tài)。只有當(dāng)外加電壓大于門限電壓時(shí)，二極管才導(dǎo)通。在圖6.2.2(a)中，當(dāng)輸入電壓ui為高電平UIH時(shí)，二極管VD充分導(dǎo)通，呈現(xiàn)很小的電阻，其工作電壓約為0.7V。此時(shí)，二極管可等效為一個(gè)具有0.7V壓降的閉合開關(guān)，如圖6.2.2(b)所示。當(dāng)輸入電壓ui為低電平時(shí)，二極管處于截止?fàn)顟B(tài)，其反向電流極小，二極管呈現(xiàn)出極高的電阻，這時(shí)，二極管可等效為一個(gè)斷開的開關(guān)，如圖6.2.2(c)所示。上一頁(yè)

下一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性由上面的討淪可知，在數(shù)字電路中，二極管可作為一個(gè)受電壓控制的開關(guān)來(lái)使用。二、開關(guān)時(shí)間參數(shù)二極管并非理想開關(guān)，在低速開關(guān)電路中，二極管由導(dǎo)通變?yōu)榻刂梗蛴山刂棺優(yōu)閷?dǎo)通的轉(zhuǎn)換時(shí)間通常是可以忽略的;但在高速開關(guān)電路中，開關(guān)狀態(tài)變化的速度非?？?，可達(dá)到每秒數(shù)百萬(wàn)次，這時(shí)二極管的轉(zhuǎn)換時(shí)間就不能不考慮了。在如圖6.2.3(a)電路中輸入圖6.2.3(b)快速脈沖電壓時(shí)，如圖6.2.3(b)所示，二極管的動(dòng)態(tài)工作過(guò)程如圖6.2.3(c)所示。當(dāng)二極管兩端輸入電壓頻率非常高時(shí)，若低電平的持續(xù)時(shí)間小于它的反向恢復(fù)時(shí)間時(shí)，二極管將失去單向?qū)щ姷拈_關(guān)作用。上一頁(yè)

下一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性二極管由截止變?yōu)閷?dǎo)通所需的時(shí)間稱為正向?qū)〞r(shí)間(又稱開通時(shí)間)，這個(gè)積累電荷所需要的時(shí)間遠(yuǎn)比trr得多，對(duì)二極管的開關(guān)速度影響很小，一般情況下可以忽略不計(jì)。6.2.2半導(dǎo)體三極管的開關(guān)特性一、開關(guān)作用半導(dǎo)體三極管有截止、放大、飽和三種狀態(tài)，在數(shù)字電路中，三極管是作為一個(gè)開關(guān)來(lái)使用的，它只能工作在飽和狀態(tài)(導(dǎo)通)和截止?fàn)顟B(tài)，放大狀態(tài)僅僅是轉(zhuǎn)瞬即逝的過(guò)渡狀態(tài)。下面參照?qǐng)D6.2.4所示的共發(fā)射極三極管(以硅管為例)開關(guān)電路來(lái)討論三極管的開關(guān)作用。上一頁(yè)

下一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性當(dāng)輸入電壓uI=UIL時(shí)，三極管的發(fā)射結(jié)電壓小于導(dǎo)通電壓，三極管截止，基極電流、集電極電流均近似為0，輸出電壓uo≈VCC。為了使三極管可靠截止，一般在輸入端加反向電壓，使發(fā)射結(jié)處于反偏。三極管截止時(shí)，三個(gè)極互為開路，如同開關(guān)斷開，其等效電路如圖6.2.5(a)所示。當(dāng)輸入電壓uI=UIL時(shí)，使三極管工作在飽和狀態(tài)。三極管飽和時(shí),其等效電路如圖6.2.5(b)所示。二、開關(guān)時(shí)間參數(shù)和二極管相似，三極管的工作狀態(tài)也非理想開關(guān)，其內(nèi)部電荷的建立與消散都需要一定的時(shí)間，即三極管的截止與飽和兩種狀態(tài)相互轉(zhuǎn)換需要時(shí)間。在圖6.2.4電路中，輸入一個(gè)理想的矩形脈沖時(shí)，其集電極電流和輸出電壓的變化如圖6.2.6所示。上一頁(yè)

下一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性通常把從u1正躍變開始到ic上升到0.9IC(sat)所需的時(shí)間稱為開通時(shí)間，用tcm表示，它是三極管發(fā)射極由寬變窄和基區(qū)積累電荷的所需要的時(shí)間。通常把從u1負(fù)躍變開始到ic下降到0.1IC(sat)所需的時(shí)間稱為關(guān)斷時(shí)間，用toff表示，它是清除三極管內(nèi)存電荷所需要的時(shí)間。三極管開關(guān)時(shí)間一般為納秒數(shù)量級(jí)，且tcm>toff,所以減少飽和導(dǎo)通時(shí)基區(qū)存儲(chǔ)電荷的數(shù)量，盡可能地加速其消散過(guò)程，是提高三極管開關(guān)速度的關(guān)鍵。6.2.3MOS管的開關(guān)特性MOS管是金屬一氧化物一半導(dǎo)體場(chǎng)效應(yīng)三極管的簡(jiǎn)稱。在數(shù)字邏輯電路中，MOS管也是作為開關(guān)元件來(lái)使用的，一般采用增強(qiáng)型MOS管組成開關(guān)電路，由柵源電壓控制MOS管的截止或?qū)?。上一?yè)

下一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性一、開關(guān)作用圖6.2.8(a)所示為增強(qiáng)型NMOS管組成的開關(guān)電路，根據(jù)其轉(zhuǎn)移特性曲線，開啟電壓為UGS(th)>0V。當(dāng)u1＜UGS(th)時(shí)，NMOS管截止，漏極電流0,輸出uo=VDD，這時(shí)，NMOS管相當(dāng)于開關(guān)斷開，其等效電路如圖6.2.8(b)所示。當(dāng)u1≥UGS(th)時(shí)，NMOS管導(dǎo)通，漏極D與源極S的導(dǎo)通電阻很小，這時(shí)，NMOS管相當(dāng)于開關(guān)閉合，其等效電路如圖6.2.8(c)所示。二、開關(guān)時(shí)間參數(shù)上一頁(yè)

下一頁(yè)

返回6.2半導(dǎo)體器件的開關(guān)特性在圖6.2.8(a)電路中，輸入一個(gè)理想的矩形脈沖時(shí)，其漏極電流如和輸出電壓的變化如圖6.2.9所示。當(dāng)矩形脈沖由低電平跳變到高電平時(shí)，MOS管需要經(jīng)過(guò)開通時(shí)間延遲后，才能由截止?fàn)顟B(tài)轉(zhuǎn)換為導(dǎo)通狀態(tài)。當(dāng)矩形脈沖由高電平跳變到低電平時(shí)，MOS管需要經(jīng)過(guò)關(guān)斷時(shí)間延遲后，才能由導(dǎo)通狀態(tài)換為截止?fàn)顟B(tài)。需要說(shuō)明的是，MOS管的導(dǎo)通電阻比半導(dǎo)體三極管的飽和導(dǎo)通電阻要大得多，RD也比RC大，所以它的開通時(shí)間和關(guān)斷時(shí)間比雙極型三極管長(zhǎng)，其開關(guān)特性稍差。上一頁(yè)

返回6.3分立元件門電路由二極管、三極管、電阻和電容等組成的分立元件門電路具有結(jié)構(gòu)簡(jiǎn)單，但負(fù)載能力較差等特點(diǎn)。6.3.1二極管與門電路一、電路結(jié)構(gòu)分立元件與門電路結(jié)構(gòu)、邏輯符號(hào)如圖6.3.1所示。圖中A,B為門電路的輸入端，Y為輸出端。二、工作原理兩個(gè)輸入信號(hào)共有四種可能，設(shè)二極管的導(dǎo)通壓降為0.7V，具體工作情況如下:1.當(dāng)uA=uB=0V時(shí)，二極管VD1、VD2均導(dǎo)通，uY=0.7V。下一頁(yè)

返回6.3分立元件門電路2.當(dāng)uA=0V,uB=3V時(shí)，根據(jù)優(yōu)先導(dǎo)通規(guī)則，二極管VD1導(dǎo)通，VD2截止，uY=0.7V。3.當(dāng)uA=3V,uB=0V時(shí)，根據(jù)優(yōu)先導(dǎo)通規(guī)則，二極管VD2導(dǎo)通，VD1截止，uY=0.7V。4.當(dāng)uA=uB=3V時(shí)，二極管VD1、VD2均導(dǎo)通，uY=3.7V。將上述輸入、輸出關(guān)系列成表格，如表6.3.1所示。如果采用正邏輯體制，即以1表示高電平，0表示低電平，則表6.3.1可表示為表6.3.2，即與門邏輯真值表。由該表可以看出，輸入變量和輸出變量之間為與邏輯運(yùn)算關(guān)系。圖6.3.1所示為與門的邏輯符號(hào)。其邏輯表達(dá)式為

Y=A·B上一頁(yè)

下一頁(yè)

返回6.3分立元件門電路6.3.2二極管或門電路一、電路結(jié)構(gòu)分立元件或門電路結(jié)構(gòu)、邏輯符號(hào)如圖6.3.2所示。圖中A,B為門電路的輸入端，Y為輸出端。二、工作原理兩個(gè)輸入信號(hào)同樣有四種可能，其工作原理和與門的類似，工作狀態(tài)如表6.3.3所示，真值表和表6.3.4所示。由該表可以看出，輸入變量和輸出變量之間為或邏輯運(yùn)算關(guān)系。圖6.3.2(b)所示為或門的邏輯符號(hào)。其邏輯表達(dá)式為

Y=A+B上一頁(yè)

下一頁(yè)

返回6.3分立元件門電路6.3.3三極管非門電路一、電路結(jié)構(gòu)圖6.3.3所示為非門電路結(jié)構(gòu)、邏輯符號(hào)。圖中A為輸入端，Y為輸出端。二、工作原理由6.3.3圖可知，當(dāng)輸入uA=0V時(shí)，uBE<0V，三極管截止，輸出uY=VCC;當(dāng)uA=5V時(shí)，只要電路參數(shù)合理，使三極管工作在飽和狀態(tài)，輸出uY≈0.3V。其工作狀態(tài)如表6.3.5所示，真值表如表6.3.6所示。由該表可以看出，輸入變量和輸出變量之間為非邏輯運(yùn)算關(guān)系。圖6.3.3(b)所示為非門的邏輯符號(hào)。其邏輯表達(dá)式為上一頁(yè)

下一頁(yè)

返回6.3分立元件門電路6.3.4復(fù)合邏輯門電路一、與非門電路圖6.3.4所示為與非門電路結(jié)構(gòu)及邏輯符號(hào)。由圖6.3.4可知，它是在二極管與門的輸出端級(jí)聯(lián)一個(gè)非門后組成的，邏輯功能可根據(jù)與門和非門的邏輯功能得到，其真值表如表6.3.7所示。其邏輯表達(dá)式為二、或非門電路圖6.3.5所示為或非門電路及邏輯符號(hào)上一頁(yè)

下一頁(yè)

返回6.3分立元件門電路由圖6.3.5可知，它是在二極管或門的輸出端級(jí)聯(lián)一個(gè)非門后組成的，邏輯功能可根據(jù)或門和非門的邏輯功能得到，其真值表如表6.3.8所示。其邏輯表達(dá)式為上一頁(yè)

返回6.4TTL邏輯門電路TTL集成邏輯門電路主要由雙極性三極管組成，由于輸入級(jí)和輸出級(jí)的結(jié)構(gòu)都為晶體三極管，故稱為晶體管一晶體管邏輯門電路，簡(jiǎn)稱TTL電路(Tran-sislor-Transistor-Logic)。國(guó)產(chǎn)TTL數(shù)字集成電路的主要產(chǎn)品有CT54/74通用系列、CT54/745肖特基系列等。TTL集成門電路生產(chǎn)工藝成熟、開關(guān)速度快，應(yīng)用較廣泛。6.4.1TTL與非門一、電路組成圖6.4.1所示為典型高速系列TTL與非門電路及邏輯符號(hào)。圖中A,B為輸入端，Y為輸出端。電路主要由輸入級(jí)、中間級(jí)和輸出級(jí)共三部分組成。下一頁(yè)

返回6.4TTL邏輯門電路輸入級(jí)由多發(fā)射級(jí)晶體管V1和電阻R1組成，其功能是對(duì)輸入變量A,B實(shí)現(xiàn)與運(yùn)算。VD1和VD2二個(gè)正極接地的鉗位二極管用于抑制輸入端出現(xiàn)的負(fù)極性干擾脈沖，當(dāng)輸入端因干擾或電容充放電所產(chǎn)生的負(fù)電壓太大時(shí)，二極管導(dǎo)通，使輸入電壓被鉗位在-0.7V，因此保護(hù)了輸入三極管。而當(dāng)輸入信號(hào)為正時(shí)，二極管截止，不起作用。中間級(jí)由晶體管V2和電阻R2R3組成，它的作用是將輸入級(jí)送來(lái)的信號(hào)通過(guò)V2的集電極和發(fā)射極分成兩路邏輯電平相反的信號(hào)輸出，用來(lái)控制輸出晶體管V4、V5的工作狀態(tài)。輸出級(jí)由V3、V4、V5和R4,R5組成。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路二、工作原理1.輸入端有低電平時(shí)當(dāng)輸入端A,B至少有一個(gè)低電平UIL=0.3V時(shí)，接低電平的發(fā)射結(jié)導(dǎo)通，則V1的基極電位VB1=UBE1+UIL=0.7+0.3=1V。而要使V1的集電結(jié)、V2和V5的發(fā)射結(jié)同時(shí)導(dǎo)通，VB1至少等于2.1V，因此，V2和V5截止，IC2≈0，雖然VCC通過(guò)R2向V3提供基極電流，但R2中的電流很小，其兩端的壓降可忽略，故有VC2=VCC-UR2。該電壓使V3和V4導(dǎo)通，輸出Y為高電平。其值為當(dāng)uO=UOH時(shí)，稱與非門處于關(guān)閉狀態(tài)。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路2.輸入都為高電平時(shí)當(dāng)輸入端A,B都接高電平UIH=3.6V時(shí)，V1的基極電位VB1最高不會(huì)超過(guò)2.1V。因?yàn)榇藭r(shí)電源VCC通過(guò)R1使V1的集電結(jié)、V2和V5的發(fā)射結(jié)同時(shí)導(dǎo)通，將VB1鉗位在VB1=UBC1+UBE2+UBE5=0.7+0.7+0.7=2.1(V)，由此可知，V1的所有發(fā)射結(jié)均截止。而VCC通過(guò)R1,V1的集電結(jié)向V2和V5提供足夠大的電流，V2和V5處于飽和狀態(tài)，V2的集電極電位為:VC2=UCE(sat)2+UBE5=0.3V+0.7V=1V。由于R5的存在，V3導(dǎo)通，而V4處于截止?fàn)顟B(tài)。在V4截止、V5飽和的情況下，輸出Y為低電平。其值為當(dāng)uO=UOL時(shí)，稱與非門處于導(dǎo)通狀態(tài)。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路綜上所述，當(dāng)輸入端有低電平。時(shí)，輸出為高電平(3.6v);當(dāng)輸入端都為高電平時(shí)，輸出為低電平(0.3v)。因此，該電路的輸出與輸入之間滿足與非邏輯運(yùn)算關(guān)系，其邏輯表達(dá)式為說(shuō)明:TTL電路的某輸入端懸空時(shí)，通過(guò)分析可知，可以等效看作將該端接入邏輯高電平。但為了提高電路的抗干擾能力，應(yīng)對(duì)輸入端進(jìn)行相應(yīng)處理。三、TTL與非門的電氣特性1.電壓傳輸特性TTL與非門輸出電壓與輸入電壓之間關(guān)系的特性曲線稱為電壓傳輸特性。如圖6.4.2所示，可將特性曲線劃分為4段:AB,BC,CD,DE。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路(1)截止區(qū):AB段。當(dāng)輸入u1<0.6V時(shí)，V1的基極電壓VB1<0.6V+0.7V,V2,V5均截止，V3V4導(dǎo)通，輸出電壓uO=UOH=3.6V(2)線性區(qū):BC段。當(dāng)輸入0.6V<u1<1.4V時(shí)，由于V2發(fā)射極通過(guò)電阻R3接地，V2導(dǎo)通，工作在放大區(qū)，但V5仍然截止，VC2隨u1增加而下降，經(jīng)過(guò)V3和V4使輸出uO隨輸入u1的增加而線性下降。(3)轉(zhuǎn)折區(qū):CD段。當(dāng)輸入U(xiǎn)1=1.4V時(shí)，V6開始導(dǎo)通并很快轉(zhuǎn)為飽和，輸出uO急劇下降，迅速變?yōu)榈碗娖健?4)飽和區(qū):DE段。當(dāng)輸入u1>1.4V時(shí)，V2和V5飽和，V3,V4截止，輸出電壓uo=UOL=UCE(sat)5=0.3V。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路2.輸入負(fù)載特性將輸入電壓u1隨輸入端對(duì)地外接電阻R1變化的曲線，稱為輸入負(fù)載特性。在實(shí)際應(yīng)用中，經(jīng)常會(huì)遇到輸入端通過(guò)電阻接地的情況，等效電路如圖6.4.3(a)所示。由以上分析可知，改變輸入對(duì)地所接電阻R1的值，可改變電路的輸出狀態(tài)。使TTL與非門保持關(guān)閉，維持輸出為高電平時(shí)R1的最大值稱為關(guān)門電阻，用ROFF表示。只要R1<ROFF，與非門便處于關(guān)閉狀態(tài)。3.輸出負(fù)載特性輸出負(fù)載特性是指描述輸出電壓隨負(fù)載電流變化的特性曲線。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路與非門電路輸出端所帶的負(fù)載通常為多個(gè)外接同類門電路，這類負(fù)載主要有兩種形式:一類是負(fù)載電流流人與非門的輸出端，稱為灌電流負(fù)載;另一類是負(fù)載電流從與非門輸出端流向外接負(fù)載，稱為拉電流負(fù)載。(1)輸出為低電平的負(fù)載特性。當(dāng)輸入都為高電平時(shí)，輸出為低電平，這時(shí)V4截止，V5飽和導(dǎo)通，各個(gè)外接負(fù)載門的輸入低電平電流都流人V5的集電極，稱為灌電流。當(dāng)外接負(fù)載門的數(shù)量增多時(shí)，流人V5集電極的電流隨之增大，與非門輸出的低電平會(huì)稍有上升，只要不超過(guò)輸出低電平允許的上限值，其正常邏輯功能不會(huì)被破壞。其輸出為低電平的輸出等效電路和輸出負(fù)載特性曲線如圖6.4.4所示。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路(2)輸出為高電平的負(fù)載特性。當(dāng)輸入為低電平時(shí)，輸出為高電平，這時(shí)V5截止，V4飽和導(dǎo)通，與非門輸出高電平電流從輸出端流向各個(gè)外接負(fù)載門，稱為拉電流。當(dāng)外接負(fù)載門的數(shù)量增多時(shí)，被拉出的電流隨之增大，R4上的壓降上升，與非門輸出的高電平會(huì)隨之下降，只要不低于輸出高電平允許的下限值，其正常邏輯功能不會(huì)被破壞。其輸出為高電平的輸出等效電路和輸出負(fù)載特性曲線如圖6.4.5所示。四、TTL與非門的主要參數(shù)1.閉值電壓UTH

上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路電壓傳輸特性曲線轉(zhuǎn)折區(qū)對(duì)應(yīng)的輸入電壓稱為闌值電壓，用UTH表示。典型TTL與非門UTH≈1.4V。在近似分析時(shí)可認(rèn)為:當(dāng)u1>UTH時(shí)，與非門開通，輸出為低電平;當(dāng)u1<UTH時(shí)，與非門關(guān)閉，輸出為高電平。2.開門電壓UON和關(guān)門電壓UOFFUON指在額定負(fù)載下，使電路的輸出達(dá)到標(biāo)準(zhǔn)低電平時(shí)，允許輸入高電壓的最小值。UOFF指在額定負(fù)載下，使電路的輸出達(dá)到標(biāo)準(zhǔn)高電平時(shí)，允許輸入低電壓的最大值。一般情況下，典型TTL與非門UOFF=0.8V，UON=1.8V。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路3.輸出高電平UOH和輸出低電平UOL與非門至少有一個(gè)輸入端接低電平時(shí)的輸出電壓稱為輸出高電平UOH。一般在2.4V~3.6V之間，典型值約為3.6V。與非門所有輸入端接高電平時(shí)的輸出電壓稱為輸出低電平UOL。一般在0~0.5V之間，典型值約為0.3V。4.平均傳輸延遲時(shí)間tod平均傳輸延遲時(shí)間是一個(gè)反映門電路工作速度的重要參數(shù)。當(dāng)輸入脈沖信號(hào)時(shí)，由于三極管內(nèi)部存儲(chǔ)電荷的積累和消散都需要一定的時(shí)間等因素，其輸出脈沖波形uO比輸入波形延遲了一定的時(shí)間，如圖6.4.6所示。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路從輸入u1波形上升沿的0.5U1m處到輸出uO波形下降沿的0.5UOm處之間的時(shí)間，稱為導(dǎo)通延遲時(shí)間，用tPHL表示。從輸入u1波形下降沿的0.5U1m處到輸出uO波形上升沿的0.5UOm處之間的時(shí)間，稱為截止延遲時(shí)間，用tPLH。表示。平均傳輸延遲時(shí)間為，tPHL和tPLH的平均值平均傳輸延遲時(shí)間越小，門電路的響應(yīng)速度越快，其工作頻率也越高。5.噪聲容限UN噪聲容限表示門電路的抗干擾能力，是指門電路在輸入電平上允許疊加多大的噪聲電壓下仍能正常工作。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路輸入高電平噪聲容限是指輸出為額定低電平時(shí)，允許在輸入高電平上疊加的最大負(fù)向噪聲電平，用UNH表示，UNH=U1H-UON。輸入低電平噪聲容限指輸出為額定高電平時(shí)，允許在輸入低電平上疊加的最大正向噪聲電平，用UNL表示，UNL=UOFF-U1L。6.扇入系數(shù)N1與扇出系數(shù)NO扇人系數(shù)N1是門電路的輸入端數(shù)，一般N1≤5。扇出系數(shù)NO，是在保證門電路輸出正確邏輯電平和不出現(xiàn)過(guò)功耗的前提下，其輸出端允許連接的同類門電路的輸入端數(shù)。一般NO≥8,NO越大，表示帶負(fù)載的能力越強(qiáng)。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路如用IO(max)表示驅(qū)動(dòng)門的最大允許輸出電流，用I1表示負(fù)載門的輸入電流，則6.4.2TTL與非門改進(jìn)電路上述TTL門電路在實(shí)際中仍存在不足，為了提高開關(guān)速度、降低功耗、增強(qiáng)抗干擾能力，出現(xiàn)了一系列改進(jìn)電路。一、肖特基系列與非門電路上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路為提高電路的開關(guān)速度，需要設(shè)法降低三極管的飽和深度，使其工作在淺飽和狀態(tài)。為此，在CT74S肖特基系列與非門電路中采用了抗飽和三極管(除了V4外)和有源泄放回路，電路如圖6.4.7所示。和CT74H標(biāo)準(zhǔn)系列與非門相比，肖特基系列主要有以下優(yōu)點(diǎn):(1)采用了肖特基抗飽和三極管，降低了V2和V5管的飽和深度，從而提高了TTL與非門的速度。(2)采用了由V6,R3,R6構(gòu)成的有源泄放回路，在V2由截止變?yōu)閷?dǎo)通的瞬間，由于R3的存在，V2發(fā)射極電流絕大部分流人V5的基極，使V5優(yōu)于V6導(dǎo)通，從而縮短了開通時(shí)間。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路而在V5導(dǎo)通后，V6接著導(dǎo)通，分流了V5部分基極電流，使V5工作在淺飽和狀態(tài)，這也有利于縮短V5由導(dǎo)通變?yōu)榻刂沟霓D(zhuǎn)換時(shí)間。同時(shí)，V2由導(dǎo)通變?yōu)榻刂购?，由于V6仍處于導(dǎo)通狀態(tài)，為V5基區(qū)存儲(chǔ)電荷的泄放提供了低阻通路，加速了V5的截止，從而提高了工作速度。(3)因有源泄放回路的存在，V2只有在V5,V6發(fā)射結(jié)導(dǎo)通時(shí)才會(huì)導(dǎo)通，故不存在V2先于V5導(dǎo)通的線性區(qū)，從而改善了電壓傳輸特性。二、低功耗肖特基與非門電路圖6.4.8所示為CT74LS低功耗肖特基系列與非門，它有如下特點(diǎn):上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路(1)功耗低。因?yàn)殡娐分懈麟娮璧淖柚荡蠓岣?，同時(shí)，將R5直接接到輸出端，從而降低了整個(gè)電路的功耗。(2)提高了工作速度。將輸入級(jí)的多發(fā)射極三極管用肖特基二極管代替，使輸入響應(yīng)速度增快;同時(shí)，在中間級(jí)和輸出級(jí)并接了VD4

、VD5兩個(gè)肖特基二極管，為V2和V5提供了低阻的泄放回路，從而提高了工作速度。三、其他改進(jìn)與非門1.ECL門電路ELL門電路又稱為射極藕合邏輯門電路，該類門電路中三極管都工作在非飽和狀態(tài)，故工作速度很高，它的主要缺點(diǎn)是制造工藝要求高、功耗大。常用于超高速數(shù)字系統(tǒng)中。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路2.I2L門電路I2L門電路又稱為集成注入邏輯門電路，這種電路結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)高集成度，主要用在大規(guī)模和超大規(guī)模集成電路中。但它的高、低電平電壓值很小，抗干擾能力差，工作速度低。6.4.3其他功能的丁丁L門電路一、集電極開路與非門(OC門)一般的TTL門電路，不淪輸出高電平，還是輸出低電平，其輸出電阻都很低，只有幾歐姆左右，因此不能把兩個(gè)或兩個(gè)以上的TTL門電路的輸出端直接并聯(lián)在一起。否則，當(dāng)其中一個(gè)輸出高電平，另一個(gè)輸出低電平時(shí)，它們中的導(dǎo)通管會(huì)在電源和地之間形成一個(gè)低電阻串聯(lián)通路，產(chǎn)生的大電流可能導(dǎo)致門電路因功耗過(guò)大而損壞。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路即使不被損壞，也不能輸出正確的邏輯電平。為了滿足門電路輸出端能直接并聯(lián)而又不破壞輸出邏輯狀態(tài)和損壞電路，設(shè)計(jì)出了集電極開路的TTL門電路，又稱為OC(OpenCollector)門。1.集電極開路與非門(OC門)的電路結(jié)構(gòu)OC與非門的電路特點(diǎn)是其輸出管的集電極開路，故在工作時(shí)，需在輸出端Y和電源VCC之間外接一個(gè)負(fù)載電阻RL。如圖6.4.9(a)所示，邏輯符號(hào)如圖6.4.9(b)所示。2.工作原理當(dāng)輸入端中有低電平時(shí)，V2和V5均截止，輸出端Y輸出高電平，UOH≈

VCC。當(dāng)輸入端都為高電平時(shí)，V2和V5均導(dǎo)通，只要RL最值適當(dāng)，V5可達(dá)到飽和，使Y輸出低電平，UOL≈0.3V。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路

可見(jiàn)，OC門接上外接電阻后，具有與非門的功能。其外接電阻RL的大小影響其開關(guān)速度，其值越大，速度越低，故OC門只適用于開關(guān)速度要求不高的場(chǎng)合。3.OC門的應(yīng)用(1)實(shí)現(xiàn)線與邏輯。將兩個(gè)或多個(gè)OC門輸出端連在一起可實(shí)現(xiàn)線與功能。如圖6.4.10所示為兩個(gè)OC門輸出端相連后經(jīng)電阻RL接電源VCC實(shí)現(xiàn)線與的電路，圖中輸出端相連接處的矩形框?yàn)榫€與功能的圖形符號(hào)。(2)實(shí)現(xiàn)電平轉(zhuǎn)換。由OC與非門的工作原理可知:當(dāng)輸入端都為高電平時(shí)，輸出的低電平UOL=0.3V;當(dāng)輸入端中有低電平時(shí)，輸出的高電平認(rèn)UOH≈VCC所以，選擇用不同的電源電壓VCC，可使輸出的高電平適應(yīng)下一級(jí)電路對(duì)高電平的要求，只要OC門與非門輸出管的集--射反射擊穿電壓UBR(CEO)>VCC即可，從而實(shí)現(xiàn)電平轉(zhuǎn)換。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路(3)驅(qū)動(dòng)非邏輯負(fù)載。圖6.4.11(a)所示為用OC門驅(qū)動(dòng)發(fā)光二極管的電路。當(dāng)輸入都為高電平時(shí)輸出低電平，LED導(dǎo)通發(fā)光;當(dāng)輸出為高電平時(shí)LED截止熄滅。如圖6.4.11(b)所示為用OC門驅(qū)動(dòng)繼電器的電路。圖中二極管的作用是保護(hù)OC與非門的輸出管不被擊穿。(4)實(shí)現(xiàn)總線傳輸。用OC門實(shí)現(xiàn)多路信號(hào)在總線上的分時(shí)傳輸如圖6.4.12所示。總線上的數(shù)據(jù)可以同時(shí)被所有的負(fù)載門接收，也可以在選通信號(hào)控制下，讓指定的負(fù)載門接收。二、三態(tài)輸出門(TSL門)三態(tài)門是指不僅可以輸出高電平、低電平兩個(gè)狀態(tài)，而且還可以輸出高阻狀態(tài)的門電路，又稱TSL門。三態(tài)門是數(shù)字系統(tǒng)在采用總線結(jié)構(gòu)時(shí)對(duì)接口電路提出的要求。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路1.三態(tài)輸出門的電路結(jié)構(gòu)圖6.4.13(a)所示為三態(tài)與非門電路，邏輯符號(hào)如圖6.4.13(b)所示。2.工作原理當(dāng)EN=1時(shí)，三極管V6截止，其集電極電位VC6為高電平，使V1中與V6集電極相連的發(fā)射結(jié)也截止，同時(shí)VD也截止。當(dāng)EN=0時(shí)，三極管V6飽和導(dǎo)通，其集電極電位VC6=0.3V,VD導(dǎo)通，使VC2=0.3+0.7=1(V)，三極管V4截止。同時(shí)，VC6使V1發(fā)射極之一為低電平，V1的基極電位VB1=0.3+0.7=1(V),V2和V5均截止。因而輸出端相當(dāng)于懸空或開路，這時(shí)三態(tài)門相對(duì)于負(fù)載呈高阻狀態(tài)，稱為懸浮狀態(tài)或禁止?fàn)顟B(tài)。三態(tài)門在禁止?fàn)顟B(tài)下，與負(fù)載無(wú)信號(hào)聯(lián)系，不產(chǎn)生任何邏輯功能。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路3.三態(tài)輸出門的應(yīng)用(1)用三態(tài)門構(gòu)成單向總線。在數(shù)字系統(tǒng)中，為了減少連線的數(shù)量，往往希望在同一根導(dǎo)線上采用分時(shí)傳送多路不同信息，這可采用三態(tài)門來(lái)實(shí)現(xiàn)。如圖6.4.14所示電路中，只要在三態(tài)門的控制端EN1,EN2,EN3上輪流加上有效高電平，且任何時(shí)刻只有一個(gè)三態(tài)門處于工作狀態(tài)，其余三態(tài)門輸出為高阻狀態(tài)，則各三態(tài)門輸出的信號(hào)便輪流送到總線上，而且這些輸出信號(hào)不會(huì)產(chǎn)生相互干擾。(2)用三態(tài)門構(gòu)成雙向總線。圖6.4.15所示為用三態(tài)門構(gòu)成的雙向總線。當(dāng)EN=1時(shí)，G1工作，G2輸出高阻，數(shù)據(jù)DO從經(jīng)G1反相后送到總線上;上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路當(dāng)EN=0時(shí)，G2工作，G1輸出高阻，數(shù)據(jù)D1，經(jīng)G2反相后送到總線上。可見(jiàn)，通過(guò)控制EN的值可實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。6.4.4TTL集成電路產(chǎn)品簡(jiǎn)介將若干個(gè)門電路制作在同一芯片上，加上封裝，引出管腳，便可構(gòu)成TTL集成門電路。根據(jù)其內(nèi)部所含門的個(gè)數(shù)、輸入端的個(gè)數(shù)、工作速度等，可分為多種型號(hào)。一、TTL器件型號(hào)組成的符號(hào)及意義我國(guó)TTL門電路產(chǎn)品型號(hào)命名由5部分組成，與美國(guó)TEXAS公司所的規(guī)定基本相同，其符號(hào)和意義見(jiàn)表6.4.1所示。CT的含義是:C為CHINA的縮寫，T表示TTL電路，故CT表示在中國(guó)生產(chǎn)的TTL電路。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路二、TTL各系列集成門電路主要性能指標(biāo)我國(guó)TTL集成門電路目前有CT54/74(普通)、CT54/74H(高速)、CT54/745(肖特基)、CT54/74L5(低功耗肖特基)等4個(gè)系列國(guó)家標(biāo)準(zhǔn)的集成門電路。它們的主要性能見(jiàn)表6.4.2。在TTL門電路中，只要器件名相同，器件功能就相同，只是性能不同。三、幾種常見(jiàn)TTL集成門74LS00,74LS10,74LS20,74LS30是幾種常見(jiàn)的中小規(guī)模TTL門電路，它們的邏輯功能分別是:四--2輸入與非門、三--3輸入與非門、二--4輸入與非門、8輸入與非門。其中74LS00由4個(gè)2輸入端的與非門構(gòu)成，GND,VCC分別為接地端和電源端，管腳排列圖如圖6.4.16(a)所示。74L520由2個(gè)4輸入端的與非門構(gòu)成，管腳排列圖如圖6.4.16(b)所示。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路6.4.5TTL集成門電路使用注意事項(xiàng)一、閑置輸入端的處理對(duì)TTL集成電路閑置輸入端的處理以不改變電路邏輯狀態(tài)和工作穩(wěn)定性為原則，對(duì)閑置輸入端一般不懸空，防止干擾信號(hào)輸入。主要有以下幾種方法，如圖6.4.17所示。(1)對(duì)于與非門的閑置輸入端可接在電源電壓或通過(guò)1~10K歐姆的電阻接電源;當(dāng)外界干擾很小時(shí)，與非門的閑置輸入端可以剪斷或懸空。(2)對(duì)或非門的閑置輸入端應(yīng)接地或通過(guò)較小電阻接地。(3)如果前級(jí)驅(qū)動(dòng)能力允許，可將閑置輸入端與有用輸入端并聯(lián)使用。上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路二、輸出端的連接1.具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出端不允許直接并聯(lián)使用。2.集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源之間應(yīng)接外接電阻RL。3.三態(tài)門輸出端可并聯(lián)使用，但在同一時(shí)刻只能有一個(gè)門工作，其他門處于高阻狀態(tài)。4.輸出端不允許直接接電源或接地。5.輸出端所接負(fù)載，不能超過(guò)規(guī)定的扇出系數(shù)。三、其他注意事項(xiàng)上一頁(yè)

下一頁(yè)

返回6.4TTL邏輯門電路1.電源電壓應(yīng)滿足在標(biāo)準(zhǔn)值范圍:對(duì)于54系列取VCC=5V士10%,74系列取VCC=5V士5%。2.電路連線盡量要短，接地線要好。3.焊接時(shí)間要短，溫度不能太高。上一頁(yè)

返回6.5CMOS集成門電路MOS集成門電路是用MOS管作為開關(guān)元件的數(shù)字集成電路，它具有制造工藝簡(jiǎn)單、抗干擾能力強(qiáng)、功耗低、集成度高等優(yōu)點(diǎn)，因此在大規(guī)模集成電路中有著廣泛應(yīng)用。MOS門有PMOS,NMOS和CMOS3種類型，其中CMOS電路又稱為互補(bǔ)MOS電路，它是由N溝道和P溝道兩種MOSFET組成的電路。6.5.1CMOS反相器一、電路組成CMOS反相器電路如圖6.5.1所示，由兩只增強(qiáng)型MOS管組成，其中VN為N溝道結(jié)構(gòu)，作為驅(qū)動(dòng)管，VP為P溝道結(jié)構(gòu)，作為負(fù)載管。兩只MOS管的柵極連在一起作為輸入端;它們的漏極連在一起作為輸出端。下一頁(yè)

返回6.5CMOS集成門電路

二、工作原理1.當(dāng)輸入電壓為低電平u1=0V時(shí)，由電路圖可知，VN截止;而,VP導(dǎo)通。輸出uO=VDD，其等效電路如圖6.5.2(a)所示。因?yàn)檫@時(shí)VN工作在截止?fàn)顟B(tài)，通過(guò)兩管的電流接近為0，故電路的功耗很小(微瓦數(shù)量級(jí))。2.當(dāng)輸入電壓為高電平u1=VDD，由電路圖可知VN導(dǎo)通;上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路而,VP截止。輸出uO=0V，其等效電路如圖6.5.2(b)所示。因?yàn)檫@時(shí)卜工作在截止?fàn)顟B(tài)，通過(guò)兩管的電流接近為0,管耗很小。由上分析可知，當(dāng)輸入A=0時(shí)，輸出Y=1;當(dāng)輸入A=1時(shí)，輸出Y=0。即該電路能實(shí)現(xiàn)非運(yùn)算功能，因其輸出信號(hào)與輸入信號(hào)反相，又稱為反相器，其邏輯表達(dá)式為上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路三、電壓傳輸特性曲線COMS反相器的電壓傳輸特性曲線如圖6.5.3所示，由于VP和VN特性對(duì)稱，其過(guò)渡區(qū)很窄，閥值電壓由分析可見(jiàn)，由于COMS反相器有接近理想開關(guān)的電壓傳輸特性曲線，具有較高的噪聲容限，因而抗干擾能力強(qiáng)。四、COMS反相器的輸入保護(hù)電路COMS反相器的輸入端為MOS管的柵極，在柵極和溝道之間是一層很薄的SiO2，極易被擊穿，且輸入電阻高達(dá)1012歐姆以上，輸入分布電容為幾個(gè)皮法，而電路在使用前輸入端是懸空的，外界有很小的靜電源，都會(huì)在輸入端積累電荷而將柵極擊穿。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路因此，常常在CMOS電路的輸入端增加二極管保護(hù)電路，如圖6.5.4所示，使輸入引腳上的靜電荷得以釋放。6.5.2COMS與非門和或非門電路一、CMOS與非門1.電路組成圖6.5.5所示為一個(gè)2輸入端的CMOS與非門電路。圖中VN1和VN2是兩個(gè)串聯(lián)的增強(qiáng)型NMOS管，作為驅(qū)動(dòng)管;VP1和VP2是兩個(gè)并聯(lián)的增強(qiáng)型PMOS管，作為負(fù)載管。2.工作原理當(dāng)輸入A=0,B=0時(shí)，VN1和VN2均截止，VP1和VP2均導(dǎo)通，輸出Y=1。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路當(dāng)輸入A=0,B=1時(shí)，VN1

截止、VN2導(dǎo)通，VN1和VN2的串聯(lián)電路截止;VP1導(dǎo)通、VP2截止，VP1和VP2的并聯(lián)電路導(dǎo)通，輸出Y=1。當(dāng)輸入A=1,B=0時(shí)，VN1導(dǎo)通、VN2截止，VN1和VN2的串聯(lián)電路截止;VP1截止、VP2導(dǎo)通，VP1和VP2的并聯(lián)電路導(dǎo)通，輸出Y=1。當(dāng)輸入A=1,B=1時(shí)，VN1和VN2均導(dǎo)通，VP1和VP2均截止，輸出Y=0。由上分析，電路的輸出和輸入為與非運(yùn)算關(guān)系，表達(dá)式為上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路二、CMOS或非門1.電路組成圖6.5.6所示為一個(gè)2輸入端的CMOS或非門電路。圖中VN1和VN2是兩個(gè)并聯(lián)的增強(qiáng)型NMOS管，作為驅(qū)動(dòng)管;VP1和VP2是兩個(gè)串聯(lián)的增強(qiáng)型PMOS管，作為負(fù)載管。A,B為輸入端，Y為輸出端。2.工作原理當(dāng)輸入A,B中有高電平1時(shí)，驅(qū)動(dòng)管VN1和VN2中至少有一個(gè)是導(dǎo)通的，而負(fù)載管VP1和VP2中至少有一個(gè)是截止的，因此，輸出Y=0。當(dāng)輸入A,B均為低電平0時(shí)，并聯(lián)的驅(qū)動(dòng)管VN1和VN2同時(shí)截止，串聯(lián)的負(fù)載管VP1和VP2同時(shí)導(dǎo)通，因此，輸出Y=1。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路由上分析，電路的輸出和輸入為或非運(yùn)算關(guān)系，表達(dá)式為6.5.3其他功能的CMOS門電路一、漏極開路CMOS門電路(OD門)1.電路組成和TTL電路中的OC門一樣，CMOS門電路中也有漏極開路的門電路，簡(jiǎn)稱OD門。如圖6.5.7所示為CMOS漏極開路與非門的電路圖和邏輯符號(hào)，OD門工作時(shí)必須外接電阻RD和電源VDD，否則電路不能工作。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路2.工作原理當(dāng)輸入A,B均為高電平1時(shí)，MOS管導(dǎo)通，輸出為低電平。當(dāng)輸入A,B至少有一個(gè)為低電平0時(shí)，MOS管截止，輸出為高電平。當(dāng)采用不同的電源電壓時(shí)，OD門可用來(lái)進(jìn)行電平轉(zhuǎn)換。該電路和OC門一樣，還可用來(lái)實(shí)現(xiàn)線與和驅(qū)動(dòng)非邏輯負(fù)載。二、CMOS三態(tài)門1.電路組成圖6.5.8所示為CMOS三態(tài)門的電路圖和邏輯符號(hào)。A為信號(hào)輸入端，為輸出端，EN為控制端。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路當(dāng)EN=1時(shí)，VN2導(dǎo)通，VN1和VP1組成的CMOS反相器處于工作狀態(tài)，Y=A。當(dāng)EN=0時(shí)，VN1導(dǎo)通，VN2和VP1均截止，Y對(duì)地和電源VDD都斷開，輸出呈高阻狀態(tài)。三、CMOS傳輸門傳輸門(TG)勸的應(yīng)用比較廣泛，不僅可以作為基本單元電路構(gòu)成各種邏輯電路，用于數(shù)字信號(hào)傳輸，而且在取樣一保持電路、模數(shù)和數(shù)模轉(zhuǎn)換等電路中傳輸模擬信號(hào)，因而又稱為模擬傳輸開關(guān)。1.電路組成CMOS傳輸門由兩個(gè)結(jié)構(gòu)完全對(duì)稱、參數(shù)一致的P溝道和N溝道增強(qiáng)型MOS管并聯(lián)而成，圖6.5.9所示為CMOS傳輸門的電路圖和邏輯符號(hào)。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路2.工作原理由于VN和VP參數(shù)對(duì)稱，故設(shè)，兩管柵極上接一對(duì)互補(bǔ)的控制電壓C和，其低電平為0V，高電平為VDD，輸入電壓u1的變化范圍為0V~VDD。當(dāng)控制端電壓C=0V,=VDD，，故VN和VP都截止，輸入和輸出之間呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開，輸入信號(hào)不能傳輸?shù)捷敵龆耍瑐鬏旈T關(guān)閉。當(dāng)控制端電壓C=VDD,C=0V時(shí)，由于，如輸入時(shí)，VN導(dǎo)通，uO=u1;如輸入時(shí)，VP導(dǎo)通，uO=u1。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路6.5.4CMOS集成電路產(chǎn)品簡(jiǎn)介及特點(diǎn)目前普及的CMOS集成邏輯門器件主要有:CM054000系列和HCM0574/54HC系列。一、CM054000系列CM054000系列的工作電源電壓范圍為3~15V。由于功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點(diǎn)，使用較為普遍。但其工作頻率低(最高工作頻率不大于5MHz)，驅(qū)動(dòng)能力差。CM054000系列門電路產(chǎn)品型號(hào)命名由4部分組成，其符號(hào)和意義見(jiàn)表6.5.1所示。二、高速CMOS電路系列高速CMOS電路主要有CC54系列和CC74系列兩大類，它們的主要區(qū)別是工作溫度的不同。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路HCMOS電路54系列更適合在溫度惡劣的環(huán)境中工作，其溫度范圍為-55℃~125℃。而74系列則適合在常規(guī)條件下工作，其溫度范圍為-40℃~85℃。HCMOS電路74系列中的74HCT和74ACT系列可直接與TTL相兼容，它的功能及管腳設(shè)置均與TTL74系列一致。三、CM054000系列和HCMOS系列的比較CM054000系列和HCMOS系列的主要性能參數(shù)見(jiàn)表6.5.2?？梢?jiàn)，HCMOS系列比CM054000系列具有更高的工作頻率和更強(qiáng)的輸出驅(qū)動(dòng)負(fù)載的能力，同時(shí)還保留了低功耗、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，是一種很有發(fā)展前景的CMOS器件。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路四、CMOS集成電路的特點(diǎn)(與TTL比較)1.功耗極低。靜態(tài)時(shí)，負(fù)載管和驅(qū)動(dòng)管總是一個(gè)導(dǎo)通，一個(gè)截止，其電流很小，故靜態(tài)功耗小。

2.抗干擾能力強(qiáng)。

3.電源電壓范圍寬。約為3~20V，不同系列的產(chǎn)品，其電源值略有差別。

6.輸入阻抗高。

5.輸出電平擺幅大。

6.扇出系數(shù)大。CMOS電路的扇出系數(shù)大是由于其負(fù)載門的輸入阻抗很高，所需驅(qū)動(dòng)電流極小，并非CMOS電路的驅(qū)動(dòng)能力比TTL強(qiáng)。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路7.集成度高。CMOS電路功耗小，內(nèi)部發(fā)熱量小，其集成密度可大大提高。

8.工作速度稍低。其導(dǎo)通電阻人輸入電容均比TTL大，但HCMOS的速度已非常接近TTL門。

9.溫度穩(wěn)定性好。由于是互補(bǔ)對(duì)稱結(jié)構(gòu)，其參數(shù)有補(bǔ)償作用，受溫度影響不大。

10.抗輻射能力強(qiáng)。MOS管靠多數(shù)載流子導(dǎo)電，而射線輻射對(duì)多數(shù)載流子影響不大，故特別適合用于航天、衛(wèi)星及核能裝置中。

11.電路結(jié)構(gòu)簡(jiǎn)單。電路結(jié)構(gòu)簡(jiǎn)單，且工藝容易(集成電路中做一個(gè)MOS管比做一個(gè)電阻容易，而且芯片面積小)，故成本低。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路6.5.5CMOS集成門電路使用注意事項(xiàng)TTL電路的使用注意事項(xiàng)，一般也對(duì)CMOS也適用。但因CMOS的柵極易擊穿，所以應(yīng)特別注意。一、閑置輸入端的處理

1.閑置輸入端不允許懸空。

2.對(duì)于與門和與非門，閑置輸入端接高電平或正電源;對(duì)于或門和或非門的閑置輸入端接低電平或接地。

3.可與使用輸入端并聯(lián)使用，但這樣會(huì)增大輸入電容，使速度下降，因此工作頻率高時(shí)不宜這樣用。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路

二、輸出端的連接

1.輸出端不允許直接與VDD或地(VSS)相連，否則會(huì)使輸出級(jí)的NMOS或PMOS管可能因電流過(guò)大而損壞。

2.為提高電路的驅(qū)動(dòng)能力，可將同一集成芯片相同門電路的輸入端、輸出端并聯(lián)使用。

3.當(dāng)CMOS電路輸出端接大容量的負(fù)載電容時(shí)，流過(guò)管子的電流很大，可能損壞管子，故應(yīng)在輸出端和電容間串聯(lián)一個(gè)限流電阻，以保護(hù)輸出管。三、其它注意事項(xiàng)

1.注意不同系列CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強(qiáng)。上一頁(yè)

下一頁(yè)

返回6.5CMOS集成門電路2.正確供電，芯片的VDD接電源正極，VSS接電源負(fù)極(通常接地)，不允許接反，否則將使芯片損壞。

3.在連接電路、拔插電路元器件時(shí)必須切斷電源，嚴(yán)禁帶電操作。

4.注意靜電防護(hù)，預(yù)防柵極擊穿損壞。存放、運(yùn)輸CMOS器件，最好用金屬容器，防止外來(lái)感應(yīng)電荷將柵極擊穿。6.5.6TTL與CMOS電路的連接在數(shù)字系統(tǒng)中，當(dāng)TTL和CMOS兩種電路同時(shí)使用時(shí)，需要正確處理好它們之間的相互連接。由圖6.5.10可知，無(wú)淪用TTL驅(qū)動(dòng)CMOS電路還是用CMOS驅(qū)動(dòng)TTL電路，驅(qū)動(dòng)門必須能為負(fù)載門提供合乎標(biāo)準(zhǔn)的高、低電