1、第七章 長溝道MOSFETs（金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管）,7.1 MOSFETs的基本工作原理 7.2 漏電流模型 7.3 MOSFETs的I-V特性 7.4 亞閾特性 7.5 襯底偏置效應(yīng)和溫度特性對閾值電壓的影響 7.6 MOSFET溝道遷移率 7.7 MOSFET電容和反型層電容的影響 7.8 MOSFET的頻率特性,7.1 MOSFETs的基本工作原理,MOSFET器件三維結(jié)構(gòu)圖,四端器件：源（S）；漏（D）；柵（G）； 襯底（B） N溝：p型襯底，源端用離子注入形成n+； P溝：n型襯底 柵電極：金屬；重?fù)诫s多晶硅。 氧化層：熱氧化硅 隔離：場氧化,理想的p-MOS 和n-M

2、OS電容能帶圖(1),理想的p-MOS 和n-MOS電容能帶圖(2),理想的p-MOS 和n-MOS電容能帶圖(3),理想的p-MOS 和n-MOS電容能帶圖(4),p-MOS電容接近硅表面的能帶圖,MOSFET的四種類型及符號,MOSFET符號,7.2 漏電流模型,7.2.1 本征電荷密度與準(zhǔn)費(fèi)米勢的關(guān)系 7.2.2 緩變（漸變）溝道近似 7.2.3 PAO和SAHs雙積分,MOSFET器件剖面圖,以N溝增強(qiáng)型MOSFET為例 x=0在硅表面，指向襯底，平行于柵電極； y，平行于溝道，y=0在源端；y=L在漏端， L：溝道長度 (x,y)：本證勢；能帶彎曲 V(y)：在y處電子的準(zhǔn)費(fèi)米勢,與

3、x無關(guān)； V(y=L)=Vds,本征電荷密度與準(zhǔn)費(fèi)米勢的關(guān)系,由方程（2.150）和（2.187）知： (1) (2) 表面反型時(shí)，（2.190）為： (3) 最大耗盡層寬度： (4),緩變（漸變）溝道近似,緩變（漸變）溝道近似：電場在y方向（沿溝道方向）的變化分量遠(yuǎn)遠(yuǎn)小于沿x方向（垂直于溝道方向）的變化分量。（EyEx） 有了這個(gè)假設(shè)后Poissons方程可以簡化為一維形式。 空穴電流和產(chǎn)生和復(fù)合電流可以忽略。電流連續(xù)方程只應(yīng)用于y方向的電子。 有了上述兩個(gè)假設(shè)后，任一點(diǎn)的漏源電流是相同的。由方程（2.45），（x，y）處的電子電流為： (5),MOSFET器件剖面圖,緩變（漸變）溝道近似,

4、V(y)定義為準(zhǔn)費(fèi)米勢；（5）式包括了漂移和擴(kuò)散電流密度。電流為： (6) 反型層底部 =B定義：Ids0；漏源電流在-y方向 單位柵面積反型層電荷： (7) （6）是變?yōu)椋?(8) 上式兩邊乘以dy并積分得： (9) (10),PAO和SAHs雙積分,把（10）式用n(x,y)表示。由（1）式 (11) 把（11）式代入（7）式得： (12) 把（2）式代入（12）式然后代入（10）式得：,(13),PAO和SAHs雙積分,（2.180） 由和（2.180），（2）式得：,（14）,第3節(jié)MOSFET I-V特性,薄層電荷近似 線性區(qū)特性 飽和區(qū)特性 夾斷點(diǎn)和電流飽和 pMOSFET I-V

5、特性,薄層電荷近似,薄層電荷近似：假設(shè)所有的反型層電荷均位于硅表面薄層內(nèi)，反型層內(nèi)沒有電勢降和能帶彎曲。 耗盡層近似被應(yīng)用于體耗盡層。一旦反型，表面勢釘扎在S=2B+V(y)，由（4）式，體耗盡層電荷密度：,（15）,硅界面整個(gè)電荷密度為由（2.180）得：,（16）,薄層電荷近似,反型層電荷密度： 把（17）式代入（10）式并積分得：,（17）,（18）,線性區(qū)特性,在Vds較小時(shí)，展開（18）式并只保留低階項(xiàng)（一階項(xiàng)）： （19） Vt是閾值電壓： （20） 閾值電壓的物理意義： 金屬柵下面的半導(dǎo)體表面呈強(qiáng)反型，從而出現(xiàn)導(dǎo)電溝道時(shí)所需加的柵源電壓。 表面勢或能帶彎曲達(dá)到2B，硅電荷等于這個(gè)

6、勢的體耗盡層電荷時(shí)的柵電壓。,線性區(qū)特性,， 典型值為0.60.9V。 VgVt時(shí)，由（19）式知，MOSFET像一個(gè)電阻一樣。方塊電阻為：，受柵電壓調(diào)制。,低漏電壓時(shí)的I ds-Vg關(guān)系曲線,閾值電壓的確定： 畫低漏電壓時(shí)的I ds與Vg的關(guān)系曲線，由外推法得到。 注意：I ds與Vg的關(guān)系曲線是非線性的，這是因?yàn)楸与姾山圃谶@個(gè)區(qū)域不再是有效的。,飽和區(qū)特性,閾值電壓由（20），（22）式得出 （21）式表明， 當(dāng)Vd增加時(shí)，在最大值或飽和值達(dá)到之前，Ids是Vds的拋物線函數(shù)。 當(dāng) 時(shí) 飽和區(qū) （23） 方程（18）和（21）當(dāng)VdsVdsat時(shí)有效，在這個(gè)范圍之外，電流仍為飽和電流。

7、,（20）,飽和區(qū)特性,在Vds較大時(shí)，展開式中的二階項(xiàng)不能忽略，（18）式為： （非飽和區(qū)） （21） 這里： m：體效應(yīng)系數(shù)，典型值：1.11.4；當(dāng)體電荷效應(yīng)可以忽略時(shí)，m=1 Cdm：在S=2B時(shí)的體耗盡電容,（22）,長溝MOSFET I dsVds關(guān)系曲線,夾斷點(diǎn)和電流飽和,當(dāng)V2B時(shí)，（17）式為：（展開17時(shí)只保留前兩項(xiàng)） （24） 此式所畫曲線如圖下頁所示。 源端： 漏端：,反型層電荷密度與準(zhǔn)費(fèi)米勢的關(guān)系,當(dāng)Vds較小時(shí)（線性區(qū)），漏端反型層電荷密度比源端的稍?。?當(dāng)Vds增加時(shí)（柵電壓固定），電流增加；漏端反型層電荷密度減少； 當(dāng)Vds=Vdsat=(Vg-Vt)/m時(shí)，漏

8、端反型層電荷密度減少到0；,線性區(qū)（低漏電壓),開始飽和時(shí),飽和時(shí)漏端表面溝道消失。叫夾斷。,飽和區(qū)外，溝道長度開始減小,當(dāng)VdsVdsat時(shí)，夾斷點(diǎn)向源端移動(dòng)，但漏電流基本不變。 這是因?yàn)閵A斷點(diǎn)的電壓仍為飽和電壓。,夾斷點(diǎn)和電流飽和,由（9）式： （25） 夾斷后器件的特性可以把上式從0到y(tǒng)積分得到 （26） 上式積分利用了（24）式； 把（21）代入（26）得： （27） 由（24）式：,準(zhǔn)費(fèi)米勢與源漏之間距離的關(guān)系,當(dāng)Vds較小時(shí)，源漏之間的V(y)幾乎是線性的； 當(dāng)Vds增加時(shí)，由于電子的準(zhǔn)費(fèi)米能級降低，漏電荷密度減??；由于dV/dy增加，使電流基本保持不變； 當(dāng)Vds=Vdsat=(

9、Vg-Vt)/m時(shí)，Qi(y=L)=0，dV/dy=，這意味著電場沿y方向的變化大于沿x方向的變化，漸變近似不再適用。從夾斷點(diǎn)到漏端要解二維Poissons方程。 Vds2B時(shí)，方程（17）Qi=0和方程（18）dIds/dVds=0，并且V=Vdsat得： （28）,計(jì)算的I dsVds關(guān)系曲線實(shí)線（3.18）；點(diǎn)劃線：（3.21）,pMOSFET I-V特性,MOSFET的特性曲線,第4節(jié)亞閾特性,漏電流的漂移和擴(kuò)散分量 亞閾區(qū)電流表達(dá)式 亞閾區(qū)斜率,MOSFET工作的三個(gè)區(qū)域,MOSFET器件一般可分為三個(gè)區(qū)域： 線性區(qū)；飽和區(qū)；亞閾區(qū),弱反型導(dǎo)電,亞閾也叫弱反型導(dǎo)電：當(dāng)VgsVt（VG

10、SVt）時(shí)源漏之間的漏電，成為弱反型導(dǎo)電或次開啟。,弱反型導(dǎo)電原因,一般情況下，VgsVt時(shí)器件的電流為“0”。但在某些重要應(yīng)用中，非常小的電流也是不能忽略的。在低壓、低功耗應(yīng)用中，亞閾特性很重要。如：數(shù)字邏輯和存儲電路 原因：當(dāng)VGSVt時(shí)表面處就有電子濃度，如公式（11）所示。 即當(dāng)表面不是強(qiáng)反型時(shí)就存在電流。主要是源與溝道之間的擴(kuò)散電流。 VGSVon 為弱反型； VGSVon 為強(qiáng)反型 （11）,漏電流的漂移和擴(kuò)散分量,強(qiáng)反型時(shí)：以漂移電流為主； 弱反型時(shí)：源與溝道之間的擴(kuò)散電流 弱反型時(shí)，漂移和擴(kuò)散電流均包含在Pao and Sahs雙積分公式（13）中 電流連續(xù)是指漂移和擴(kuò)散電流之

11、和連續(xù)。換句話說，在任一點(diǎn)漂移電流和擴(kuò)散電流的比例很可能變化。 在低漏電壓下，可以用方程（14）中隱含的(V)關(guān)系，分離漂移電流和擴(kuò)散電流。,亞閾區(qū)電流表達(dá)式,（35） 或 （36）,亞閾區(qū)斜率,當(dāng)Vds是幾倍kT/q時(shí)，擴(kuò)散電流占統(tǒng)治地位，漏電流與漏電壓無關(guān)，只與柵電壓有關(guān)。 斜率定義（圖3.10） （37） 由方程（22）知 ， 由方程（22）知：S的典型值為：70100mV/decade，如果Si-SiO2界面陷阱密度較高，斜率很可能比方程（37）給出的大。,第5節(jié)襯底偏置效應(yīng)和溫度特性對閾值電壓的影響,體效應(yīng) 閾值電壓的溫度特性,體效應(yīng),MOSFET襯底偏置效應(yīng)等效電路,體效應(yīng),（17

12、） 方程（17）變?yōu)椋?（38） 這里：V是溝道中的任一點(diǎn)與襯底之間的反向偏壓。 對Qi從源（Vbs）到漏（Vbs+Vds）積分得電流的表達(dá)式為：（18）是變?yōu)椋?（18） （39）,體效應(yīng)（續(xù)）,在低漏電壓下，漏電流仍由（19）式給出： 在Vds較小時(shí)，展開（18）式并只保留低階項(xiàng)（一階項(xiàng)）： （19） 閾值電壓Vt由： （20） 變?yōu)?（40） 反向襯底偏壓的影響是：使體耗盡層加寬，閾值電壓升高。,閾值電壓與反向襯底偏壓的關(guān)系,左圖曲線的斜率 （41） 叫襯偏敏感度。 在 Vbs=0時(shí)， 當(dāng)Vbs增加時(shí)，襯偏敏感度下降。,閾值電壓的溫度特性,平帶電壓： （2.181） 假設(shè)不存在氧化層電荷

13、，把（2.181）代入（20）式得： （42） 在“0”襯偏電壓條件下，閾值電壓與溫度的關(guān)系為： （43） （2.37）,閾值電壓的溫度特性（續(xù)）,（2.7） 由方程（2.37）和（2.7）得： （44） 因?yàn)镹c and Nv T3/2，所以：,閾值電壓的溫度特性（續(xù)）,把方程（44）代入方程（43）得： （45） Na=1016cm-3，m=1.1時(shí)，dVt/dT典型值為-1mV/K。 Na=1018cm-3，m=1.3時(shí)，dVt/dT典型值為-0.7mV/K。 摻雜濃度增加時(shí)，溫度系數(shù)降低。例：溫度每升高100度，閾值電壓降低55-75mV。 在數(shù)字VLSI電路中，溫度升高，閾值電壓下降

14、，漏電流增加，這是設(shè)計(jì)中必須考慮的問題。典型值：對于MOSFET器件，100C時(shí)的開關(guān)漏電流是25C時(shí)的30-50倍。,第6節(jié) MOSFET溝道遷移率,有效遷移率和有效電場 電子遷移率數(shù)據(jù) 空穴遷移率數(shù)據(jù),有效遷移率和有效電場,有效遷移率（載流子濃度權(quán)重的平均值）： （46） 有效電場定義： （47） 是通過反型層中間層高斯表面的總電荷。 （2.161） （20） 應(yīng)用（2.161）和（20）式得： （48） （24）,有效遷移率和有效電場（續(xù)）,（48）、（24）代入（47）得： （49） 上式應(yīng)用了： ； 因此， （50）,電子遷移率數(shù)據(jù),（51） 當(dāng) 時(shí)，有效遷移率下降很快。在高電場時(shí)，

15、散射增加。,300K和77K時(shí)測量的電子遷移率,空穴遷移率數(shù)據(jù),（52） 因子1/3是經(jīng)驗(yàn)因子，沒有物理意義。,300K和77K時(shí)測量的空穴遷移率,第7節(jié) MOSFET電容和反型層電容的影響,本證MOSFET電容 反型層電容 多晶硅柵耗盡層的影響 線性Ids-Vg特性,7.1本證MOSFET電容-亞閾區(qū),反型層電荷變化可以忽略，當(dāng)電勢變化時(shí)，只有耗盡層電荷變化。因此，本證的柵-源-漏電容基本上是零（討論在5.2.2部分），柵-to-體電容等于氧化層電容和耗盡層電容的串聯(lián)。 （53） Cd：電位面積耗盡層電容，在漏電壓較大時(shí)，耗盡層寬度變寬，耗盡層電容減小。,7.1本證MOSFET電容-線性區(qū),

16、表面溝道一旦形成，由于反型層電荷的屏蔽作用，柵-體之間的電容很小，所有的柵電容是柵對溝道，源極，漏極的電容。由薄層電荷理論，低漏電壓時(shí)： 源端反型層電荷面密度： 漏端反型層電荷面密度： 柵下總的反型層電荷： 柵對溝道的電容簡化為氧化層電容 ：,7.1本證MOSFET電容-飽和區(qū),（24） （27） 在夾斷點(diǎn)（飽和），漏端電荷密度為0，飽和電壓Vds=Vdsat=(Vg-Vt)/m，由（24）式和（27）式得，y點(diǎn)反型層電荷面密度為： （55） 上式在溝道長度和寬度方向積分得總的反型層電荷為： 柵-to-溝道電容為： （56）,7.2反型層電容,以前的討論均是在薄層電荷近似的基礎(chǔ)上得出的，一旦反

17、型，表面勢被釘扎在S=2B,在此條件下，反型層電容可以忽略不計(jì)。但實(shí)際上，反型層有一定的厚度，反型后隨著柵電壓的增加，表面勢也會有一些變化，這時(shí)反型層電容不能忽略。,Qi-Vg關(guān)系曲線實(shí)線（零漏電壓時(shí)，Pao and Sahs model）；虛線（電荷控制模型）,7.2反型層電容計(jì)算,（57） Cd近似為零，因?yàn)橐坏┏霈F(xiàn)強(qiáng)反型后，反型層電荷將屏蔽耗盡層電荷。 （2.164） （2.178） 把上面3個(gè)表達(dá)式代入（57）式，積分得： （58）,7.3多晶硅柵耗盡層的影響,如果柵是未摻雜的，多晶硅柵耗盡也對Qi-Vg關(guān)系曲線有影響。多晶硅耗盡區(qū)象一個(gè)與氧化層電容串聯(lián)的大電容，當(dāng)柵電壓較大時(shí)，它使反

18、型層中的電荷密度減弱。在高柵偏壓時(shí)，多晶硅耗盡層的影響大于反型層電容影響。（58）式增加一個(gè)附加項(xiàng)。與（2.185）式推導(dǎo)過程相似。 （59） Np：多晶硅柵有效的摻雜濃度。 柵電荷密度： （忽略體硅耗盡層電荷） 為了使（59）式中最后一項(xiàng)可以忽略，Np應(yīng)在1020cm-3范圍內(nèi)，尤其對于薄氧化層MOSFET。,7.4線性Ids-Vg特性,（50） （51） （10） 由上述3式可知，在低漏電壓情況下（線性區(qū)），轉(zhuǎn)移特性曲線為： （60） 跨導(dǎo)：,7.4線性Ids-Vg特性（續(xù)）,在高柵偏壓時(shí)，由于遷移率減小，漏電流和跨導(dǎo)均發(fā)生簡并效應(yīng)。 （61）,反型層電容和遷移率簡并效應(yīng)Ids-Vg關(guān)系特

19、性曲線,點(diǎn)線：閾值電壓的外推值 計(jì)算時(shí)假設(shè)沒有考慮多晶硅耗盡,第8節(jié) MOSFET的頻率特性,8.1 MOSFET的柵跨導(dǎo)gm 8.2 小信號襯底跨導(dǎo)gmb 8.3 漏電導(dǎo)gd（MOSFET的非飽和區(qū)漏電導(dǎo)） 8.4 飽和區(qū)漏電導(dǎo) 8.5 MOSFET小信號等效電路模型 8.6 跨導(dǎo)截止頻率gm 8.7 截止頻率fT 8.8 提高M(jìn)OSFET頻率特性的途徑,8.1 MOSFET的柵跨導(dǎo)gm定義,表示柵源電壓對漏電流的控制能力 線性區(qū)：Vds小時(shí)， Vds大時(shí)， 在飽和區(qū)：,8.1 MOSFET的柵跨導(dǎo)gm討論,當(dāng)Vg一定時(shí)，跨導(dǎo)隨Vds的上升而線性增加； Vds=Vdsat時(shí)，跨導(dǎo)達(dá)到最大值； VdsVdsat時(shí)，跨導(dǎo)與Vds無關(guān)，隨柵電壓的上升而增加。,8.1 MOSFET的柵跨導(dǎo)gm柵電壓的影響,在飽和區(qū)，跨導(dǎo)隨柵電壓的上升而增加，但柵電壓上升到一定值時(shí)，跨導(dǎo)會下降； 原因：柵電壓低時(shí)，遷移率可看成常數(shù)，但柵電壓大時(shí)，遷移率隨電場強(qiáng)度的增加而下降，對柵電壓的增加起補(bǔ)償作用。,8.1 MOSFET的柵跨導(dǎo)gm考慮速度飽和效應(yīng)后源漏電壓對跨導(dǎo)的影響,線性區(qū)：Vds大時(shí),8.1 MOSFET的柵跨導(dǎo)gm源漏電阻對跨導(dǎo)的影響,有一部分電壓將在源、漏電阻上，實(shí)際的跨導(dǎo)值小于理論值。,8.2 小信號襯底跨導(dǎo)g