1、2020/7/27,1,半導(dǎo)體物理與器件,西安電子科技大學(xué) XIDIDIAN UNIVERSITY 張麗 第11章 MOSFET基礎(chǔ) 11.4 頻率限制特性 11.5 CMOS技術(shù)11.6小結(jié),2020/7/27,XIDIAN UNIVERSITY,2,2020/7/27,XIDIAN UNIVERSITY,1.4 頻率特性 本節(jié)內(nèi)容,模型的基本概念 MOSFET的小信號等效電路 頻率限制因素 截止頻率的定義、推導(dǎo)和影響因素,2020/7/27,3,1.4 頻率特性 模型概述,電路設(shè)計中為準(zhǔn)確預(yù)測電路性能，利用電路仿真軟件對電路進(jìn)行仿真驗證。 常用的電路仿真軟件如HSPICE、PSPICE、S

2、PECTRE 仿真：圍繞器件建立電路的IV關(guān)系，是一數(shù)學(xué)求解的過程。 電路中元器件要用模型和模型參數(shù)來替代真正的器件。 模型：反映器件特性，可采用數(shù)學(xué)表達(dá)式、等效電路等形式。 常用模型：等效電路模型。 模型參數(shù)：描述等效電路中各元件值所用的參數(shù)。 等效電路模型建立方法： 首先通過器件物理分析確定器件等效電路模型的具體形式， 再把元器件看成一個“黑箱”，測量其端點的電學(xué)特性，提取出描述該器件特性的模型參數(shù)。得到一等效電路模型代替相應(yīng)器件。,2020/7/27,4,1.4 頻率特性 MOSFET物理模型：交流小信號參數(shù),源極串聯(lián)電阻,柵源交疊電容,漏極串聯(lián)電阻,柵漏交疊電容,漏-襯底pn結(jié)電容,柵

3、源電容,柵漏電容,跨導(dǎo),寄生參數(shù),本征參數(shù),2020/7/27,5,1.4 頻率特性 完整的小信號等效電路,共源n溝MOSFET小信號等效電路（VBS=0）,總的柵源電容,總的柵漏電容,2020/7/27,6,1.4 頻率特性 完整的小信號等效電路：VBS影響,共源n溝MOSFET小信號等效電路（VBS0）,2020/7/27,7,1.4 頻率特性 模型參數(shù),模型參數(shù)：描述等效電路中各元件值所用的參數(shù)。 與IDS相關(guān)的模型參數(shù)：W，L，KP(ucox)，LAMBDA 與VT相關(guān)的模型參數(shù)：VT0，GAMMA， PHI 與柵相關(guān)的三個電容參數(shù)：CGD，CGS，CGB,2020/7/27,8,1.

4、4 頻率特性 模型和模型參數(shù)特點：,部分模型參數(shù)的定義和0.5um工藝模型參數(shù)的典型值,2020/7/27,9,1.4 頻率特性 模型和模型參數(shù)特點：,隨著溝長的縮短，短溝窄溝效應(yīng)凸現(xiàn)，IV公式和閾值電壓公式都需修正，模型的發(fā)展級別特別多，模型也越來越復(fù)雜。 LEVEL1 最簡單，適合長溝道器件，均勻摻雜的預(yù)分析 LEVEL2 含詳細(xì)的器件物理二級模型，但公式復(fù)雜，模擬效率低，小尺寸 管符合不好。 LEVEL3 經(jīng)驗?zāi)Ｐ?，公式簡單。模擬效率高，精度同LEVEL2。小尺寸管精 度不高。 BSIM1（Berkly Short-channel IGET ModelLEVEL13，28） 經(jīng)驗?zāi)Ｐ?，?/p>

5、入電參數(shù)對幾何尺寸的依賴性。長溝道管（1um以 上的器件）精度高。,2020/7/27,10,1.4 頻率特性 模型和模型參數(shù)特點：, BSIM2（LEVEL39） 與BSIM1形式基本相同 改進(jìn)電流公式，L=0.25um以上的器件精度高。 在幾何尺寸范圍大時，必須分成幾個幾何尺寸范圍，對應(yīng)幾套模 型參數(shù)，每套參數(shù)適用于一個窄范圍。 BSIM3 （LEVEL47、49） 基于物理模型，而不是經(jīng)驗公式。 在保持物理模型的基礎(chǔ)上改進(jìn)精度和計算效率，適用于不同的尺 寸范圍。 盡可能減少器件模型參數(shù)（BSIM2 60個，BSIM3 33個） 注意不同工作區(qū)域的連續(xù)性，以使電路模擬時收斂性好。 *基于M

6、OS器件的準(zhǔn)二維分析（記入幾何和工藝參數(shù)）,電路設(shè)計用到的器件模型、模型參數(shù)由晶圓制造廠提供，是工藝廠家根據(jù)制備的器件提取。 生產(chǎn)工藝線不同、晶圓制造廠不同，器件模型則不同,2020/7/27,11,1.4 頻率特性 簡化的小信號等效電路,只計入rds,2020/7/27,12,1.4 頻率特性 高頻等效電路,忽略寄生參數(shù)rs, rd, rds ,和 Cds，高頻小信號等效電路,2020/7/27,13,1.4 頻率特性 MOSFET頻率限制因素,限制因素2：柵電容充放電需要的時間,限制因素1：溝道載流子的溝道輸運時間,溝道渡越時間通常不是主要頻率限制因素,2020/7/27,14,1.4 頻

7、率特性 電流-頻率關(guān)系,負(fù)載電阻,輸入電流,輸出電流,密勒效應(yīng)：將跨越輸入-輸出端的電容等效到輸入端，C值會擴(kuò)大（1K）倍，K為常數(shù),2020/7/27,15,1.4 頻率特性 含有密勒電容等效電路,米勒電容：使輸入阻抗減小,2020/7/27,16,1.4 頻率特性 截止頻率推導(dǎo),2020/7/27,17,1.4 頻率特性 提高頻率特性途徑,提高遷移率（100方向，工藝優(yōu)質(zhì)） 縮短L 減小寄生電容（硅柵基本取代了鋁柵）,2020/7/27,XIDIAN UNIVERSITY,18,2020/7/27,XIDIAN UNIVERSITY,1.4 頻率特性 需掌握內(nèi)容,模型的基本概念 MOSFE

8、T的高低頻等效電路 思考：飽和區(qū)VGS變化，溝道電荷的來源？ 頻率特性的影響因素 米勒電容和含CM的等效電路 截止頻率的定義、推導(dǎo)和影響因素 提高截止頻率的途徑,2020/7/27,XIDIAN UNIVERSITY,19,2020/7/27,XIDIAN UNIVERSITY,1.5 開關(guān)特性 本節(jié)內(nèi)容,CMOS概念 CMOS如何實現(xiàn)低功耗，全電平擺幅 CMOS的開關(guān)過程及影響因素 MOSFET的版圖 CMOS閂鎖效應(yīng) MOSFET的噪聲特性,2020/7/27,20,1.5 開關(guān)特性 開關(guān)原理,MOS開關(guān)相當(dāng)于一個反相器。,CMOS反相器,2020/7/27,21,1.5 開關(guān)特性 什么是

9、CMOS？,CMOS（Complentary 互補CMOS） n溝MOSFET與p溝MOSFET互補 實現(xiàn)低功耗、全電平擺幅 數(shù)字邏輯電路的首選工藝,2020/7/27,22,1.5 開關(guān)特性 CMOS反相器,NMOS傳輸高電平會有VTN的損失。原因？ PMOS傳輸?shù)碗娖綍蠽TP的損失。原因？,CMOS如何實現(xiàn)低功耗，全電平擺幅？,CLT:輸出端對地總電容，包括下一級負(fù)載電容、引線電容、NMOS和PMOS的漏襯PN結(jié)電容。,全電平擺幅：VOH- VOL=VDD-0=VDD 靜態(tài)功耗：充放電完成后電路的功耗，近似為零: 靜態(tài)時一管導(dǎo)通，另一管截止，不存在直流通路。 動態(tài)功耗：輸入高低電平轉(zhuǎn)換過

10、程中的功耗。,2020/7/27,23,1.5開關(guān)特性 開關(guān)時間,開關(guān)時間：輸出相對于輸入的時間延遲，包括導(dǎo)通時間ton和關(guān)斷時間toff。 來源：載流子溝道輸運時間，（本征延遲） 輸出端對地電容的充放電時間。（負(fù)載延遲） 提高開關(guān)速度途徑（降低開關(guān)時間）： 減小溝長L（L5um,開關(guān)速度由負(fù)載延遲決定） 減小對地總電容：引線電容、NOMS PMOS的DB間PN結(jié)電容等寄生電容。 增加跨導(dǎo)，提高充放電電流。（跨導(dǎo)和I都正比于增益因子）,2020/7/27,24,1.5 開關(guān)特性 CMOS實現(xiàn),n溝MOSFET,p溝MOSFET,場氧：用作管間隔 離，因存在場 區(qū)寄生晶體管,柵氧（用作MOS電容

11、的介質(zhì)）,通常接電路最低電位,通常接電路最高電位,2020/7/27,25,1.5 開關(guān)特性 CMOS的工藝類型,P阱,n阱,雙阱,2020/7/27,26,1.5 開關(guān)特性 版圖,ASIC 設(shè)計流程： 系統(tǒng)設(shè)計邏輯設(shè)計電路設(shè)計版圖設(shè)計制造 版圖：相互套合的圖形，用來制備掩膜版，掩膜版用于芯片光刻、擴(kuò)散等工藝；不同物理層對應(yīng)不同掩模版 同類型的SD區(qū)、柵區(qū)、金屬區(qū)、接觸孔對應(yīng)四層掩模板。 一個MOS器件版圖至少是四層掩模板圖形的套合 淀積金屬前，芯片表面有絕緣物。若使M和S在源漏區(qū)形成歐姆接觸，需利用接觸孔掩模板在源漏區(qū)上方刻蝕掉絕緣物，以使M和S直接接觸。,2020/7/27,27,1.5

12、開關(guān)特性 MOSFET版圖,版圖由電路所要求電特性和工藝要求的設(shè)計規(guī)則共同決定。 電特性：ID、gm等參數(shù)決定了W/L （設(shè)計參數(shù)）。 工藝要求的設(shè)計規(guī)則：圖形和圖形之間的尺寸要求。 防止因掩模圖形的斷裂和碰接而造成電路的開路和短路。,2020/7/27,28,1.5 開關(guān)特性 反相器版圖,2020/7/27,29,1.5 開關(guān)特性 CMOS與非門,與非門: 全1得0 見0得1,2020/7/27,30,1.5 開關(guān)特性 CMOS或非,或非門: 全0得1 見1得0,2020/7/27,31,1.5 開關(guān)特性 CMOS閂鎖效應(yīng),p+源區(qū) n阱 p型襯底 n+源區(qū),Ig：大的電源脈沖干擾或受輻照產(chǎn)

13、生。,閂鎖效應(yīng)（Latch up）：寄生的可控硅結(jié)構(gòu)在外界因素觸發(fā)導(dǎo)通，在電源和地之間形成大電流的通路現(xiàn)象。,2020/7/27,32,1.5 開關(guān)特性 CMOS閂鎖效應(yīng),SOI（Silicon-On-Insulator，絕緣襯底上的硅）： 是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形 成半導(dǎo)體薄膜，制作器件。 優(yōu)點：可以實現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS 電路中的寄生閂鎖效應(yīng)。,2020/7/27,XIDIAN UNIVERSITY,33,2020/7/27,XIDIAN UNIVERSITY,1.5 開關(guān)特性 需掌握內(nèi)容,CMOS如何實現(xiàn)低功耗，全電平擺幅

14、 CMOS的開關(guān)過程及影響因素 思考：單管MOSFET作傳輸門時輸出VT的損失？ CMOS閂鎖效應(yīng)過程,2020/7/27,34,1.6補充 溫度特性,MOSFET可通過選擇合適的（VGSVT），ID溫度系數(shù)可為0。,u和溫度關(guān)系：柵壓使半導(dǎo)體表面強(qiáng)反型時，u隨溫度上升呈下降趨勢。 在55150 溫度范圍內(nèi)， uT-1；負(fù)溫度系數(shù) VT與溫度關(guān)系：VT表達(dá)式對T求偏導(dǎo)，主要來源于費米勢隨溫度的變化。 N溝：負(fù)的；P溝：正的。 ID與溫度關(guān)系：與（VGSVT）相關(guān) （VGSVT）較大時，ID隨溫度變化由 遷移率溫度系數(shù)決定，為負(fù)。 （VGSVT）較小時，ID隨溫度變化由 （VT溫度系數(shù)）決定，為

15、正。,2020/7/27,35,1.6補充 噪聲特性,MOSFET的噪聲主要來源：溝道熱噪聲和閃爍噪聲。,溝道熱噪聲：溝道載流子的無規(guī)則熱運動造成，通過溝道電阻生成熱噪聲電壓，使溝道電勢分布發(fā)生起伏，致使有效柵壓發(fā)生波動，從而導(dǎo)致漏電流出現(xiàn)漲落。,閃爍噪聲：載流子在溝道內(nèi)漂移時，會對Si和SiO2界面處界面陷阱充放電，從而使漏電流受影響。噪聲電壓與頻率成反比，也叫1/f噪聲。,噪聲特性對于小信號放大器等模擬電路設(shè)計是至關(guān)重要的。,MOS管的所有噪聲都會以等效噪聲電壓反映到輸入端，通過器件跨導(dǎo)以漏電流噪聲形式進(jìn)入電路。,2020/7/27,XIDIAN UNIVERSITY,36,2020/7/

16、27,XIDIAN UNIVERSITY,1.6 補充 器件設(shè)計,設(shè)計內(nèi)容 根據(jù)使用要求確定主要參數(shù)的設(shè)計指標(biāo) 根據(jù)設(shè)計指標(biāo)，選擇圖形結(jié)構(gòu)，確定圖形尺寸； 根據(jù)設(shè)計要求，選擇材料，確定縱向尺寸； 在對主要參數(shù)進(jìn)行初步驗算的基礎(chǔ)上利用器件設(shè)計軟件進(jìn)行仿真，確定器件參數(shù)的具體值。 進(jìn)行流片驗證，根據(jù)測試結(jié)果進(jìn)一步修改驗證。,2020/7/27,XIDIAN UNIVERSITY,37,2020/7/27,XIDIAN UNIVERSITY,1.6 補充 器件設(shè)計,MOSFET 的主要參數(shù)與器件設(shè)計的主要依據(jù)： 先匯總主要參數(shù)，分析影響各參數(shù)的主要因素，從而找出器件設(shè)計依據(jù)。 直流參數(shù)：VT,ID,

17、BVDS,BVGS;（Cox，Na，VFB，Qss，W/L，u，L, tox） 交流參數(shù)：gms,gd,fT,ROn,各電容。 與圖形尺寸有關(guān)的參數(shù)（fTIDgmROn），與材料有關(guān)的參數(shù)（VT）。 不同器件對參數(shù)的要求不同（功率器件：耐壓、電流；高頻器件：fT） 應(yīng)先滿足主要參數(shù)的要求，然后再根據(jù)其他參數(shù)進(jìn)行調(diào)整,2020/7/27,XIDIAN UNIVERSITY,38,2020/7/27,XIDIAN UNIVERSITY,1.6 補充 器件設(shè)計,圖形尺寸設(shè)計：（W、L） 溝道長度L:上限值可由ft公式求，下限值取決于特征工藝尺寸 溝道寬度：溝長確定后，溝寬主要由跨導(dǎo)和電流容量確定。

18、其他圖形尺寸：源漏接觸孔尺寸和漏電流容量、設(shè)計規(guī)則（最大電流密度）密切相關(guān)。 圖形結(jié)構(gòu)設(shè)計： 主要為長條形，若寬長比較大，則采用梳狀結(jié)構(gòu)，對功率器件還有網(wǎng)格狀結(jié)構(gòu)。,2020/7/27,XIDIAN UNIVERSITY,39,2020/7/27,XIDIAN UNIVERSITY,1.6 補充 器件設(shè)計,縱向尺寸設(shè)計：（tox，Xj） （1）柵氧化層厚度（tox） 影響器件柵對半導(dǎo)體表面狀態(tài)的控制靈敏度。特性參數(shù)大都與tox相關(guān)。 滿足質(zhì)量要求的前提下，越薄越好。 （2）源漏結(jié)深（Xj）： 深度、濃度影響源漏串聯(lián)電阻的大小。 長溝器件：Xj大好，RSRD小； 短溝器件，要求LXj:很好的保持

19、長溝特性。 要求濃度高，形成良好的歐姆接觸，減小RSRD。,2020/7/27,XIDIAN UNIVERSITY,40,2020/7/27,XIDIAN UNIVERSITY,1.6 補充 器件設(shè)計,材料的選擇： （1）襯底材料： 摻雜濃度：gm、VT、耐壓與NB相關(guān)，VT與NB關(guān)系最密切。 若選用離子注入調(diào)整VT技術(shù)，NB的濃度可適當(dāng)減小， 可減小寄生電容，增加耐壓。 襯底晶向：盡量采用（100）晶向 表面態(tài)密度小，載流子遷移率較高。 （2）柵材料： 硅柵優(yōu)于鋁柵（面積、寄生電容），但隨著絕緣層高K介質(zhì)的使用 ，需要選擇某些稀有金屬（Ni，Co，Ti等）作柵。 柵絕緣層材料：最成熟的SiO

20、2，45nm工藝后采用的高K介質(zhì)HfO2.,2020/7/27,41,11.7 小結(jié),MOSFET的幾個簡單公式：,薩氏方程：MOSFT電流電壓特性的經(jīng)典描述。,2020/7/27,42,11.7 小結(jié) 1,MOSFET是一種表面性器件，工作電流延表面橫向流動，所以器件特性強(qiáng)烈依賴于溝道表面尺寸W、L。L越小，截止頻率和跨導(dǎo)越大，集成度越高。 FET僅多子參與導(dǎo)電，無少子存貯、擴(kuò)散、復(fù)合效應(yīng)（雙極里講過），開關(guān)速度高，適于高頻高速工作 MOSFET的柵源間有絕緣介質(zhì)，所以為電容性高輸入阻抗，可用來存儲信息。（存儲電路，mosfet） Sb,db處于反偏（至少0偏），同一襯底上的多MOSFET可

21、實現(xiàn)自隔離效果。 硅柵基本取代了鋁柵，可實現(xiàn)自對準(zhǔn)，減小器件尺寸，提高集成度。,2020/7/27,43,11.7 小結(jié) 2,MOSFET可以分為n溝道、p溝道，增強(qiáng)型、耗盡型。對于不同類型的MOSFET，柵源電壓、漏源電壓、閾值電壓的極性不同。 特性曲線和特性函數(shù)是描述MOSFET電流-電壓特性的主要方式。跨導(dǎo)和截止頻率是表征MOSFET性質(zhì)的兩個最重要的參數(shù)。 根據(jù)MOSFET的轉(zhuǎn)移特性（ID-VGS），可分為導(dǎo)通區(qū)和截止區(qū)；根據(jù)MOSFET的輸出特性（ID-VDS），可分為線性區(qū)、非飽和區(qū)和飽和區(qū)。 影響MOSFET頻率特性的因素有柵電容充放電時間和載流子溝道渡越時間，通常前者是決定MOSFET截止頻率的主要限制因素。 CMOS技術(shù)使n溝MOSFET和p溝MOSFET的優(yōu)勢互補，但可能存在閂鎖等不良效應(yīng)。,2020/7/27,44,11.7 小結(jié) 2,MOS電容是MOSFET的核心。隨表面勢的不同，半導(dǎo)體表面可以處于堆積、平帶、耗盡、本征、弱反型、強(qiáng)反型等狀態(tài)。 MOSFET導(dǎo)通時工作在強(qiáng)反型狀態(tài) 柵