1、系統(tǒng)可編程技術簡介，In系統(tǒng)可編程技術，前面，(1)數(shù)字系統(tǒng)開發(fā)(2)數(shù)字系統(tǒng)設計的傳統(tǒng)方法(3)使用可編程技術的數(shù)字系統(tǒng)設計方法，數(shù)字系統(tǒng)開發(fā)3360 (1)分立元件(小大小)，數(shù)字系統(tǒng)設計技術的發(fā)展從：傳統(tǒng)單元到系統(tǒng)(從下到上)，現(xiàn)代系統(tǒng)-單元(從上到下)的多級微曹征電路級設計籌碼級(片上系統(tǒng))的設計人工設計主要是支持主電腦的設計自動化(EDA)根據(jù)數(shù)字系統(tǒng)設計的現(xiàn)有方法： (1)功能要求繪制設計圖紙。(2)選取MSI零件。(3)將電路連接到面包板上進行實驗。(4)制作印刷電路板。(5)焊接電路(6)系統(tǒng)總成需要修改設計。(4) (5)使用可編程技術的數(shù)字系統(tǒng)設計方法： (1)在電腦平臺上

2、，執(zhí)行滿足功能要求的邏輯圖表或文本文件(硬件說明語言)(2)編輯模擬源文件以不滿足功能要求而重新修改設計的模擬測試。(3)邏輯設計滿足功能要求后，計算機編譯設計文件并執(zhí)行設備定制，以配置文件*。生成SOF。(4)通過計算機上的并行端口將配置文件下載到電路中安裝的可節(jié)目設備(PLD)上。(5)系統(tǒng)總曹征(6)修改設計后，只需重新編譯、定制、下載即可。可編程技術允許用戶更改芯片的邏輯內(nèi)容，而無需從印刷電路板上刪除設備。牙齒技術可以大大縮短電子系統(tǒng)設計周期，簡化生產(chǎn)流程，降低生產(chǎn)成本，并在現(xiàn)場對系統(tǒng)進行邏輯重新配置?？删幊碳夹g的發(fā)展使硬件可以隨時更改配置，實現(xiàn)硬件設計軟件化，硬件修改像軟件修改一樣方

3、便，系統(tǒng)的可靠性提高，使電子系統(tǒng)設計的傳統(tǒng)概念和方法發(fā)生了革命性的變化。1，PLD部件；(1)可節(jié)目部件的基本結構和類型；(2)編程方法；(3)當前國內(nèi)教育中更多可節(jié)目設備；1，PLD部件的基本結構和類型；1.1基本結構可節(jié)目設備可編程邏輯基本結構(PLD) * LDP低密度可編程設備prom-Programmable read only memory PLA-Programmable Logic Array pal-Ic Array Logic具有專用編程設備，*高密度編程設備(可編程導線集中在一個全局根區(qū)域(集合的整個根區(qū)域GRP)中。編程原理基于半導體的物理結構，所以斷電后可以保存編程信

4、息。CPLD基本內(nèi)部結構，(2)FPGA-Field Programmable Gate Array內(nèi)部結構基于基本門單位構建門單位陣列，密度在數(shù)萬扇門之間。可編程連接線分布在門單元和門單元之間的配線區(qū)域。牙齒結構通常稱為現(xiàn)場可編程門陣列(FPGA)。編程原理基于電路的邏輯內(nèi)存功能，斷電后，編程信息消失。FPGA基本結構RETURN，優(yōu)點：功能集成度高設計靈活性，重新配置電路迭代修改。工作速度快，可達數(shù)百萬億。設計方便，電腦支持使您可以執(zhí)行電路設計、模擬等繁瑣的任務。機密性強。2，編程方法熔斷器編程PROM(一次性編程)PN連接破壞方法PROM(一次性編程)可以清除PROM，即EPROM(程序

5、員，需要紫外線擦除)傳記可清除的EPROM或E2PROM(無需程序員，數(shù)百次編程)3.公司產(chǎn)品型號的示例(現(xiàn)在將更多HDPLD應用于國內(nèi)培訓)支持輔助設計軟件Lattice isp1000系列ISP EXPERT Altera FLEX10K系列Quartus II4.2 Xilinx Virtex系列ISE 6.3，2，F(xiàn)LEX10K系列簡介。(1)FLEX10K系列設備的基本結構(2)Altera Corporation可節(jié)目設備開發(fā)環(huán)境，1，F(xiàn)LEX10K系列設備的基本結構，內(nèi)部：邏輯塊，布線區(qū)域外部：I/O通信端口，電源通信端口，重置通信端口，重置sof或* .pof檔案)下載其他公司

6、的開發(fā)環(huán)境基本相似，但界面不同。3，LP-2900實驗設備簡介，(1)結構圖(2)系統(tǒng)范圍配置，LP-2900實驗設備范圍配置，(1)FPGA設備：FLEX 10K EPPP 16個DIP SW (3)發(fā)光二極管一個由四個紅色、黃色、綠色和三色LED組成，下標為N、E、W、S，易于實驗，另一個是由六個LED組成的傳記骰子。高平有效，總陰極為141，142英尺(4) 7段數(shù)字顯示器：LP2900共有6位7段數(shù)字顯示器，總陰極由其中74138解碼器的前6位輸出控制。(5)鍵盤：3*4鍵盤，用于鍵盤掃描實驗和其他數(shù)據(jù)輸入。(6)蜂鳴器：脈沖控制，頻率可調(diào)節(jié)(7)時鐘振動頻率分區(qū)：具有10MHz晶振、

7、8個LED和2個按鈕，可用于分頻實驗。鍵低，LED公陰極是內(nèi)部74138的第7位輸出。(8)8*8光柵顯示器：8*8LED顯示屏，顯示紅色和綠色兩種茄子顏色，通過行方向針腳控制兩種茄子顏色的選擇。(9)16*2LCD顯示器模塊：2行16字符液晶屏顯示器。(10)脈沖開關：上升邊觸發(fā)，下降邊分別以兩個組觸發(fā)。(11)A/D，D/A:將模塊轉(zhuǎn)換為ADC0804，將數(shù)字模塊轉(zhuǎn)換為AD7528，4，Quartus II簡介，軟件主要特性：1輸入法l原理圖輸入(* .bdf)l硬件描述語言ABEL_HDL輸入(* .tdf)l硬件描述語言VHDL輸入(* .vhd)l硬件描述語言Verilog_HDL輸

8、入(* .v)2自動布局和布線4支持的部件L支持所有Altera Corporation的第5部分下載軟件l ISP菊花鏈下載軟件、第5部分、計算機輔助設計步驟。項目Project輸入設計源檔案*。BDF，* .TDF或* .VHD編譯Compile模擬模擬選擇設備自適應分配Assignment編程下載節(jié)目，(1)創(chuàng)建項目項目項目項目，主要任務.必須創(chuàng)建字母、數(shù)字和目錄“”。(2)設計項目的檔案名稱也相同。(3)建議不要在一個目錄中放置多個設計條目。您可以使用新資料夾建立有意義的目錄結構，以儲存其他設計專案。，(2)輸入設計源文件。主要任務：建立實現(xiàn)設計要求所需的邏輯關系邏輯關系所需的邏輯關系

9、(1)由“原理圖”(Schematic)或邏輯符號組成，文件由.以BDF結尾。(2)硬件說明語言Hard Device Language(HDL)說明、ABEL-HDL、VHDL、Verilog HDL等語言、檔案后綴。tdf .vhd和。有v。一個項目可以有多個設計文件，但只能有一個頂層設計檔案(根檔案)，其他子檔案(子檔案)與頂層文件具有樹關系。也就是說，每個父文件都顯示為邏輯符號。(3)編譯Compile，計算機邏輯綜合設計源文件，然后編譯為邏輯公式表達式。如果存在邏輯語法錯誤，則無法通過編譯并生成報告。(注：邏輯功能錯誤無法報告)，(4)功能模擬仿真，主要任務：設置模擬源檔案，提供項目設計源所需的模擬輸入信號，根據(jù)提供的輸入信號將設計源的功能模擬模擬請求，系統(tǒng)輸出，輸入關系用波形圖表示，以便設計者知道系統(tǒng)功能是否滿足設計，每個項目一個模擬源文件可以創(chuàng)建以VEC結尾的模擬源文件?；蚣畈ㄐ螆D。VWF模擬模擬文件的輸入、輸出端口必須與設計源頂級文件的端口匹配；(5)設備適配器Assignment，設計項目所需的邏輯資源分配；邏輯組合設備編程檔案名稱與項目(非設計源名稱)相同。(6)通過節(jié)目下載、電纜下載將節(jié)目文件下載到設備，通過下載電纜將PC連接到實驗設備，打開系統(tǒng)電源，從菜單中選擇Programmer項目，將下載電纜