1、1,第 3 章集成邏輯門電路,2,3.1 概述 3.2 半導(dǎo)體二極管門電路 3.3 TTL集成門電路 3.4 CMOS門電路 3.5 各邏輯門的性能比較,3,3.1 概述,用來實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱為門電路。常用的門電路有與門、或門、非門、與非門、或非門、與或非門、異或門等。 從制造工藝方面來分類，數(shù)字集成電路可分為雙極型、單極型和混合型三類。,4,3.2 半導(dǎo)體二極管門電路 3.2.1正邏輯與負(fù)邏輯,在數(shù)字電路中，用高、低電平來表示二值邏輯的1和0兩種邏輯狀態(tài)。 獲得高、低電平的基本原理電路如圖所示： 開關(guān)S斷開時(shí)，輸出電壓vo為高電平(Vcc) 開關(guān)S閉合后，輸出電壓v

2、o為低電平(0V或地) 開關(guān)S為半導(dǎo)體二極管或三極管，通過輸入信號(hào)vI控制二極管或三極管工作在截止和導(dǎo)通兩個(gè)狀態(tài)，以輸出高低電平。,5,若用高電平表示邏輯1，低電平表示邏輯0，則稱這種表示方法為正邏輯； 反之，若用高電平表示0，低電平表示1，則稱這種表示方法為負(fù)邏輯。 若無特別說明，本書中將采用正邏輯。,3.2.1正邏輯與負(fù)邏輯,6,由于在實(shí)際工作時(shí)只要能區(qū)分出來高、低電平就可以知道它所表示的邏輯狀態(tài)了，所以高、低電平都有一個(gè)允許的范圍。 正因如此，在數(shù)字電路中無論是對(duì)元器件參數(shù)精度的要求還是對(duì)供電電源穩(wěn)定度的要求，都比模擬電路要低一些。,正邏輯 負(fù)邏輯,7,3.2.2半導(dǎo)體二極管的開關(guān)特性,

3、1. 二極管的符號(hào),8,2. 二極管的伏安特性,600,400,200,0.1,0.2,0,0.4,0.7,50,100,二極管/硅管的伏安特性,V/V,I/mA,正向特性,死區(qū)電壓,反向特性,開啟電壓VON=0.7,9,二極管（PN結(jié)）的單向?qū)щ娦裕?PN結(jié)外加正偏電壓（P端接電源正極，N端接電源負(fù)極）時(shí)，形成較大的正向電流，PN結(jié)呈現(xiàn)較小的正向電阻； 外加反偏電壓時(shí)，反向電流很小，PN結(jié)呈現(xiàn)很大的反向電阻。,2. 二極管的伏安特性-二極管的單向?qū)щ娦?10,3. 二極管等效電路,圖3-5 二極管伏安特性的幾種等效電路,11,導(dǎo)通電壓VON 硅管取0.7V 鍺管取0.2V,結(jié)論： 只有當(dāng)外加

4、正向電壓（P極電壓大于N極電壓）大于VON時(shí)，二極管才導(dǎo)通。 二極管導(dǎo)通后具有電壓箝位作用。,12,4. 二極管的動(dòng)態(tài)特性,在動(dòng)態(tài)情況下，亦即加到二極管兩端的電壓突然反向時(shí)，電流的變化過程如圖所示。,13,因?yàn)榘雽?dǎo)體二極管具有單向?qū)щ娦?，即外加正向電壓時(shí)導(dǎo)通，外加反向電壓時(shí)截止，所以它相當(dāng)于一個(gè)受外加電壓極性控制的開關(guān)。,5. 半導(dǎo)體二極管的開關(guān)特性,14,VCC=5V 當(dāng)vI為高電平（取VCC）時(shí)，VD截止，vO為高電平。 當(dāng)vI為低電平（取0V）時(shí)，VD導(dǎo)通，vO=0.7V，為低電平。,5. 半導(dǎo)體二極管的開關(guān)特性,15,3.2.3 二極管與門電路,二極管與門電路及邏輯符號(hào),與門真值表,1

5、6,與門原理分析,上圖中A、B是輸入邏輯變量，F(xiàn)是輸出邏輯函數(shù)。當(dāng)A、B中只要有一個(gè)為低電平（例如0V）時(shí)，相應(yīng)的二極管必然導(dǎo)通，輸出F則為低電平（即為二極管的導(dǎo)通電壓，取0.7V）；只有當(dāng)輸入A、B都同時(shí)為高電平（例如VCC）時(shí)，兩個(gè)二極管都截止，輸出F為高電平（VCC），實(shí)現(xiàn)了邏輯與的功能，即：F=AB。,17,3.2.4二極管或門電路,二極管或門電路及邏輯符號(hào),或門真值表,18,圖中A、B為輸入邏輯變量，F(xiàn)為輸出邏輯函數(shù)，A、B中只要有一個(gè)輸入高電平（例如VCC）時(shí)，相應(yīng)的二極管導(dǎo)通，使F輸出高電平（VCC-0.7V），只有當(dāng)A、B都輸入低電平（例如0V）時(shí)，由于R接的電源為-VEE，兩

6、個(gè)二極管都導(dǎo)通，F(xiàn)輸出為低電平（-0.7V），實(shí)現(xiàn)了邏輯或的功能，即：F=A+B。,或門原理分析,19,3.3 TTL（Transistor-Transistor-Logic)集成門電路,由于TTL集成門電路中采用雙極型三極管作為開關(guān)器件，所以在介紹TTL電路之前，我們首先介紹一下雙極型三極管的開關(guān)特性。,20,3.3.1 雙極型三極管的開關(guān)特性,1.雙極型三極管的結(jié)構(gòu) 一個(gè)雙極型三極管含有三個(gè)電極，分別為發(fā)射極（e）、基極（b）和集電極（c），分為NPN型和PNP型兩種。由于它們?cè)诠ぷ鲿r(shí)有電子和空穴兩種極性不同的載流子參與導(dǎo)電，故稱為為雙極型三極管。,21,圖3.9 雙極型三極管的兩種類型,

7、箭頭表示PN結(jié)的正偏 方向,發(fā)射結(jié),集電結(jié),22,2.雙極型三極管的輸入特性和輸出特性1) 輸入特性曲線,以NPN管為例，若以發(fā)射極（e）作為輸入回路和輸出回路的公共電極，則稱該電路為共發(fā)射極電路?？梢詼y(cè)出表示輸入電壓vBE和輸入電流iB 之間的特性曲線。此曲線稱為輸入特性曲線。,輸入回路,輸出回路,23,三極管的輸入特性曲線與PN結(jié)（二極管）的伏安特性曲線很相似，分析時(shí)可采用PN結(jié)（二極管）的等效模型。,24,也可測(cè)出共發(fā)射極電路在不同iB值下集電極電流iC和集電極電壓vCE之間關(guān)系的曲線，此曲線稱為輸出特性曲線。,2) 輸出特性曲線,iB取不同值時(shí)對(duì)應(yīng)不同的曲線,25,三極管輸出特性上的三

8、個(gè)工作區(qū),截止區(qū)：發(fā)射結(jié)反偏，集電結(jié)反偏,放大區(qū)：發(fā)射結(jié)正偏，集電結(jié)反偏,飽和區(qū)：發(fā)射結(jié)正偏，集電結(jié)正偏。,26,三極管輸出特性上的三個(gè)工作區(qū),放大區(qū)：iC=iB 飽和區(qū)：VCES=0.3V 截止區(qū)：ICEO1A,27,3.雙極型三極管的開關(guān)電路,用NPN型三極管取代下圖中的開關(guān)S，就得到了三極管開關(guān)電路。,28,當(dāng)vI為低電平時(shí)，三極管工作在截止?fàn)顟B(tài)（截止區(qū)），輸出高電平vOVCC 。,當(dāng)vI為高電平時(shí)，三極管工作在飽和導(dǎo)通狀態(tài)（飽和區(qū)），輸出低電平vO0V（VCES ）。,3.雙極型三極管的開關(guān)電路,三極管相當(dāng)一個(gè)受vI控制的開關(guān),29,4.雙極型三極管的開關(guān)等效電路,截止?fàn)顟B(tài) 飽和導(dǎo)通狀

9、態(tài),30,5. 雙極型三極管的動(dòng)態(tài)開關(guān)特性,在動(dòng)態(tài)情況下，亦即三極管在截止與飽和導(dǎo)通兩種狀態(tài)間迅速轉(zhuǎn)換時(shí)，三極管內(nèi)部電荷的建立和消散都需要一定的時(shí)間，因而集電極電流ic的變化將滯后于輸入電壓vI的變化，在接成三極管開關(guān)電路以后，開關(guān)電路的輸出電壓vo的變化也必然滯后于輸入電壓的變化，如圖所示。這種滯后現(xiàn)象是由于三極管的b-e間、c-e間都存在結(jié)電容效應(yīng)的原因。,31,32,6. 三極管非門電路,由三極管開關(guān)電路組成的最簡(jiǎn)單的門電路就是非門電路（反相器）。,當(dāng)輸入A為低電平時(shí)，三極管截止，F(xiàn)輸出為高電平；當(dāng)輸入A為高電平時(shí)，三極管飽和導(dǎo)通，輸出F為低電平。 F=A，實(shí)現(xiàn)了邏輯非功能。,33,7.

10、 二極管三極管門電路(1)與非門電路,將二極管與門的輸出與三極管非門的輸入連接，便構(gòu)成了二極管三極管與非門電路。,34,（2）或非門電路,將二極管或門的輸出與三極管非門的輸入連接，便構(gòu)成了二極管三極管或非門電路。,35,3.3.2 TTL與非門的電路結(jié)構(gòu)和工作原理,1.電路結(jié)構(gòu),輸入級(jí)V1、R1 倒相級(jí)V2、R2 、R3 輸出級(jí)V4、V5 、VD3 、R4 保護(hù)二極管:VD1 、VD2,圖3-18所示,36,圖中，輸入端接有用于保護(hù)的二極管VD1和VD2。當(dāng)輸入端加正向電壓時(shí)，相應(yīng)二極管處于反向偏置，具有很高的阻抗，相當(dāng)于開路；如果一旦在輸入端出現(xiàn)負(fù)極性的干擾脈沖，VD1和VD2便會(huì)導(dǎo)通，使A

11、、B兩端的電位被鉗制在-0.7V左右，以保護(hù)多發(fā)射極晶體管V1不致被損壞。,37,2.工作原理,任意一個(gè)輸入端加入低電平，例如A=vI=0.3V，則 vB1= 0.3+0.7= 1V,vB1=1V,V2 、V5 截 止,V4 、VD3導(dǎo) 通,vo= VCC VR2 Vbe4 VVD3 5 0.7 0.7 = 3.6V,F= 1(高電平）,較小,設(shè)PN結(jié)導(dǎo)通電壓為0.7V，三極管飽壓降為0.3V,38,vB1=2.1V,vo=0.3V,vC2=1V,V2 ,V5導(dǎo)通，三個(gè)PN結(jié)的箝位作用使vB1=2.1V，V1發(fā)射結(jié)反偏。,vC2=vCE2+vBE5=0.3+0.7=1V，不足以使V4 、VD3

12、同時(shí)導(dǎo)通,V5導(dǎo)通， V4 、VD3截止， vo=0.3V, F=0 低電平,2）兩輸入端同時(shí)輸入高電平，A=B=vI=3.6V，,39,3.其它幾個(gè)系列與非門的主要區(qū)別,（1）CT54H/74H高速系列2輸入門 電路中所有的電阻值都減少了。輸出級(jí)V5管的有源負(fù)載改由V3和V4組成的復(fù)合管，通常叫做達(dá)林頓圖騰柱結(jié)構(gòu)，進(jìn)一步提高了驅(qū)動(dòng)負(fù)載的能力和工作速度，但其功耗增加了一倍以上，目前，這類產(chǎn)品的生產(chǎn)已經(jīng)很少了。,40,圖3-19 CT54H/74H高速系列輸入與非門,41,2) 肖特基系列2輸入與非門。,42,3.3.3 TTL與非門的靜態(tài)特征,1.電壓傳輸特性 如果將圖3-18所示與非門的輸入

13、A（或B）接高電平3.6V，則輸出電壓隨輸入端B（A）所加電壓的變化而變化的特征曲線，叫做TTL與非門的電壓傳輸特性。,43,(1)AB段 當(dāng)vI 0.6V時(shí)，因V1管已處于極深度飽和狀態(tài)，飽和壓降只有0.1V，故使vC10.7V，V2和V5管都截止，VD3和V4管導(dǎo)通，輸出為高電平。 故段稱為電壓傳輸特性的截止區(qū)。,44,(2) BC段 當(dāng)0.6V vI1.3V時(shí)，0.7VvC11.4V，由于V2管的發(fā)射極電阻R3直接接地，故V2管開始導(dǎo)通，并處于放大狀態(tài)，所以其集電極電壓 vC2 和輸出電壓vO 隨輸入電壓的增高而線性地降低，但V5管仍截止，此段稱為線性區(qū)。,45,(3)CD段 當(dāng)1.3V

14、vI1.4V時(shí)，V2和V5管均處于飽和導(dǎo)通，vC2=vbe5+VCES2=1V，V4管和VD3管均截止，輸出急劇下降為低電平，vO=VCES5=0.3V，故稱此段為轉(zhuǎn)折區(qū) D點(diǎn)對(duì)應(yīng)的輸入電壓 VTH 叫閾值電壓，VTH 1.4V。,46,DE段 當(dāng)vI大于1.4V以后，vb1被鉗位在2.1V，V2和V5管均飽和, vO= VCES5=0.3V，故段稱為飽和區(qū)。,47,從電壓傳輸特性上可以看與非門的三個(gè)主要參數(shù)：輸出高電平VOH=3.6V，輸出低電平VOL=0.3V；閾值電壓VTH=1.4V。,48,2. TTL與非門的噪聲容限,TTL與非門在使用中，其輸入端有時(shí)會(huì)受到雜散電磁場(chǎng)和其它環(huán)境干擾源

15、的影響，當(dāng)上述噪聲電壓超過一定限度時(shí)，就會(huì)破壞與非門輸出與輸入之間正常的邏輯關(guān)系，通常將不致影響輸出邏輯狀態(tài)時(shí)輸入端所允許的最大噪聲電壓，叫做TTL與非門的噪聲容限。,49,圖3-24 說明直流噪聲容限定義的示意圖,50,高電平的噪聲容限,低電平的噪聲容限,51,顯然，如果在兩個(gè)門電路之間的互連線上出現(xiàn)了大于VNH的負(fù)向干擾脈沖時(shí)，就會(huì)引起被驅(qū)動(dòng)門的輸出邏輯狀態(tài)出現(xiàn)錯(cuò)誤。 如果在兩個(gè)門電路之間的互連線上出現(xiàn)了大于VNL 的正向干擾脈沖時(shí)，也會(huì)引起被驅(qū)動(dòng)門的輸出邏輯狀態(tài)出現(xiàn)錯(cuò)誤。,52,高電平的噪聲容限,低電平的噪聲容限,CT74通用系列門電路,53,3. 輸入特性和輸出特性,為了能正確使用TT

16、L與非門，必須了解其電氣特性，下面將分別討論TTL與非門的輸入特性和輸出特性。,54,（1）輸入特性,約定vI和iI的方向如圖所示。 把輸入電流iI與輸入電壓vI之間的關(guān)系曲線，叫做TTL與非門的輸入特性曲線。,+ -,55,IIS,IIL,IIS ：輸入短路電流。,IIL: 輸入低電平電流,56,VTH,IIH,IIH： 輸入高電平電流（輸入漏電流）, V1為倒置工作狀態(tài),VTH：閾值電壓(1.4V)。,57,（2）輸出特性,輸出電壓vO隨輸出負(fù)載電流的變化而變化的關(guān)系曲線，叫做輸出特性。 輸出特性說明了電路帶負(fù)載的能力。 由于邏輯門電路輸出可為高電平，也可為低電平，因此，輸出特性也應(yīng)分為輸

17、出高電平時(shí)的輸出特性和輸出低電平時(shí)的輸出特性兩種情況來討論。,58,1）輸出高電平時(shí)的輸出特性,當(dāng)與非門的輸入端中只要有一個(gè)為低電平，若vI0.3V時(shí)，則V2和V5管都截止，V4管和VD3管都導(dǎo)通，輸出為高電平。,59,其等效電路如圖3-26a所示。負(fù)載電流由V4管的發(fā)射極經(jīng)二極管VD3流入負(fù)載，故稱這類負(fù)載為拉電流負(fù)載。這時(shí)的V4管是工作在射極輸出狀態(tài)，電路的輸出電阻很低，在負(fù)載電流較小的情況下，輸出高電平隨負(fù)載電流的增大而變化很小。,60,當(dāng)負(fù)載電流進(jìn)一步增大到某一數(shù)值以后，V4管的集電結(jié)bc4由反向偏置變?yōu)檎蚱?，即由放大狀態(tài)進(jìn)入了飽和狀態(tài)而失去了發(fā)射極跟隨低輸出電阻的功能。輸出高電平

18、將隨著負(fù)載電流的增大而迅速線性下降。 在實(shí)際使用時(shí)，應(yīng)將這類門電路輸出高電平時(shí)的負(fù)載電流限制在400A以內(nèi)。,61,2）輸出低電平時(shí)的輸出特性,當(dāng)TTL與非門的輸入端都輸入高電平vI3.6V時(shí)，V2和V5管都飽和導(dǎo)通，V4管截止，輸出低電平。,62,由于輸出低電平時(shí)負(fù)載電流是由負(fù)載流入V5管，故稱這類負(fù)載為灌電流負(fù)載。,63,空載時(shí)的輸出低電平常小于0.3V，帶有負(fù)載時(shí)的輸出低電平與V5管的飽和電阻值有關(guān)，在環(huán)境溫度25C時(shí)，V5管的飽和電阻值約為8左右，所以，隨著負(fù)載電流絕對(duì)值的增加，輸出低電平會(huì)稍有升高，iL通常小于12mA。,64,4. 門電路的扇出系數(shù),扇出系數(shù)NO的定義是：“一個(gè)門電

19、路能驅(qū)動(dòng)與其同類門的個(gè)數(shù)”。 它標(biāo)志著一個(gè)門電路的帶負(fù)載能力。 計(jì)算扇出系數(shù) 分為輸出高電平時(shí)的扇出系數(shù)及輸出低電平時(shí)的扇出系數(shù)，并取兩者較小的作為電路的扇出系數(shù)。 TTL門電路的扇出系數(shù)一般都大于8。,65,假定驅(qū)動(dòng)門電路輸出高電平的最大負(fù)載電流為IOH，輸出低電平的最大負(fù)載電流為IOL；負(fù)載門輸入端數(shù)為m，輸入高電平時(shí)的漏電流為IIH，輸入低電平的電流為IIL。則各門電路的扇出系數(shù)計(jì)算方法為： 反相器：,66,與非門 或非門,67,補(bǔ)充：或非門電路,68,例題：某2輸入與非門能驅(qū)動(dòng)多少個(gè)同樣的與非門？ 已知與非門： IIL -1.6mA， IIH40A， IOL（max)=16mA，IOH

20、（max)=-0.4mA， 輸出電阻可忽略。,解：已知與非門有2個(gè)輸入端，因此m=2。,1) 當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，其扇出系數(shù)為：,2) 當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，其扇出系數(shù)為：,該與非門能驅(qū)動(dòng)5個(gè)同樣的與非門。,69,例題：某2輸入或非門能驅(qū)動(dòng)多少個(gè)同樣的或非門？ 已知或非門： IIL -1.6mA， IIH40A， IOL（max)=16mA，IOH（max)=-0.4mA， 輸出電阻可忽略。,解：已知或非門有2個(gè)輸入端，因此m=2。,1) 當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，其扇出系數(shù)為：,2) 當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，其扇出系數(shù)為：,該或非門能驅(qū)動(dòng)5個(gè)同樣的或非門。,70,5. 輸入負(fù)載特性,當(dāng)用TTL與

21、非門來組成一些較復(fù)雜的邏輯電路時(shí)，有時(shí)需要在信號(hào)與輸入端或輸入端與地之間接一電阻。,71,CT74系列與非門的輸入負(fù)載特性如圖所示。,72,開門電阻：為保證與非門輸出為額定低電平所允許的RI的最小阻值，定義為開門電阻，用RON表示，該阻值一般可通過實(shí)驗(yàn)測(cè)得。 一般取RON=2K，當(dāng)RIRON時(shí)認(rèn)為輸入為高電平，當(dāng)RIRON時(shí)認(rèn)為輸入為低電平。 TTL與非門的輸入端懸空，相當(dāng)于在其輸入端接一個(gè)阻值為無窮大的電阻，也就是相當(dāng)于接高電平。,73,6. 門電路多余輸入端的處理,TTL門電路的實(shí)際產(chǎn)品在使用時(shí)，如果有多余的輸入端不用，一般不應(yīng)懸空，以防干擾信號(hào)的串入，引入錯(cuò)誤邏輯。 不同邏輯門電路的多余

22、輸入端有不同的處理方法。,74,（1）TTL與門及與非門的多余輸入端有以下幾種處理方法 1）將其經(jīng)13k 的電阻接至電源正端。 2）接輸入高電平VIH。 3）與其它信號(hào)輸入端并接使用。,75,（2）TTL或門及或非門的多余輸入端應(yīng)接低電平或與其他輸入端并接使用。 （3）與或非門一般有多個(gè)與門，使用時(shí)如果有多余的與門不用，其輸入端必須接低電平，否則與或非門的輸出將是低電平；如果某個(gè)與門有多個(gè)輸入端不用，其處理方法與與門相同。,76,3.3.4 TTL與非門的動(dòng)態(tài)特性,在門電路的實(shí)際應(yīng)用中，輸入端所加的信號(hào)總是要不斷地從一個(gè)狀態(tài)轉(zhuǎn)換到另一個(gè)狀態(tài)，而輸出狀態(tài)是否能跟得上輸入信號(hào)狀態(tài)的變化？輸出電壓和

23、輸出電流的變化如何？這是門電路實(shí)際使用中必須關(guān)心的問題。通常將門電路的輸出電壓和輸出電流對(duì)輸入信號(hào)的響應(yīng)曲線，叫做門電路的動(dòng)態(tài)特性。,77,1.傳輸延遲時(shí)間,如果將理想矩形波的電壓信號(hào)加到TTL與非門的輸入端，由于三極管內(nèi)部存儲(chǔ)電荷的積累和消散都需要時(shí)間，而且二極管、三極管和電阻等元器件都有寄生電容存在，故輸出電壓的波形不僅要比輸入電壓的波形滯后，而且上升沿和下降沿均變得更斜。,78,對(duì)于反相器來說，將輸入電壓波形上升沿的中點(diǎn)與輸出電壓波形下降沿的中點(diǎn)之間的時(shí)間差定義為輸出由高電平到低電平的延遲時(shí)間，用tPHL表示；,79,將輸入電壓波形下降沿的中點(diǎn)與輸出電壓波形上升沿的中點(diǎn)之間的時(shí)間差，定義

24、為輸出由低電平到高電平的延遲時(shí)間，用tPLH表示。,80,在數(shù)字電路中有時(shí)也用平均傳輸延遲時(shí)間tPD=(tPHL+tPLH)/2來表示門電路的傳輸延遲時(shí)間。TTL門電路的平均傳輸延遲時(shí)間一般都小于30ns。,81,2. 電源的動(dòng)態(tài)尖峰電流,各系列TTL集成電路的電源電壓一般采用5V，因此，這類集成電路所消耗的功率多用空載電源電流ICC來表示。對(duì)CT74系列的邏輯門電路來講，當(dāng)輸出高電平VOH時(shí)，V1管飽和，V2和V5管截止，V4管導(dǎo)通，此時(shí)的電源電流 ICCH=IR1=1mA，當(dāng)輸出低電平VOL時(shí)，V1管處于倒置工作狀態(tài)，V2和V5管都飽和導(dǎo)通，V4管截止，此時(shí)的電源電流ICCL=IR1+IR

25、2=0.725mA+2.5mA=3.225mA,82,然而在動(dòng)態(tài)工作情況下，特別是當(dāng)輸入信號(hào)由高電平轉(zhuǎn)換為低電平的過程中，由于V1管處于深度飽和狀態(tài)，為V2管基區(qū)存儲(chǔ)電荷的迅速消散提供了一個(gè)低阻回路，使V2管迅速截止、VD3和V4管迅速導(dǎo)通。而V5管因原來處于深度飽和狀態(tài)，且基區(qū)存儲(chǔ)的大量電荷因無低阻消散回路尚不會(huì)迅速截止，因而會(huì)出現(xiàn)VD3、V4和V5管同時(shí)瞬時(shí)導(dǎo)通的情況。 使電源產(chǎn)生一個(gè)很大的峰值電流 ，從頁使電源的平均電流和平均功耗都增大，信號(hào)重復(fù)頻率越高其值就越大，而且在電路內(nèi)部它還會(huì)產(chǎn)生干擾。,83,圖 3-31 在與非門中電源產(chǎn)生的動(dòng)態(tài)尖峰電流,要減小它的影響，必須降低電源的內(nèi)阻和電

26、路連線的內(nèi)阻，并在電源與地之間加接高頻濾波電路。,84,3.3.5 集電極開路門和三態(tài)門 1.集電極開路門-OC門（Open Collector）,普通門電路是不允許將輸出連接使用，否則當(dāng)一個(gè)門的輸出是高電平，而另一個(gè)門的輸出低電平時(shí)，將產(chǎn)生一個(gè)大的輸出電流直接流入輸出低電平邏輯門的V5管，不僅會(huì)使導(dǎo)通門輸出低電平嚴(yán)重抬高，出現(xiàn)邏輯錯(cuò)誤，而且輸出高電平門的V4管也有被燒壞的危險(xiǎn)。,85,為將輸出端連接使用，并增加門電路的驅(qū)動(dòng)能力，可以將TTL與非門的有源負(fù)載去掉，使驅(qū)動(dòng)管V5 改為集電極開路輸出，稱其為集電極開路門，簡(jiǎn)稱OC門。,86,實(shí)際使用時(shí)，OC門的輸出端應(yīng)外接上拉電阻RL至電源VCC。

27、,87,如果將多個(gè)集電極開路門的輸出端并聯(lián)，便具有與輸出功能，因此稱為“線與”。,88,如果采用負(fù)邏輯約定，可實(shí)現(xiàn)“線或”功能。 OC門可用于數(shù)據(jù)總線系統(tǒng)中，還可用于高壓驅(qū)動(dòng)器、七段譯碼驅(qū)動(dòng)器等多種邏輯器件的輸出以及電平轉(zhuǎn)換電路。,OC門 SN7407 最大負(fù)載電流40mA，截止時(shí)耐壓30V， 有較強(qiáng)的驅(qū)動(dòng)能力。,89,為了使線與輸出的高、低電平值能滿足所在數(shù)字系統(tǒng)的要求，對(duì)RL數(shù)值的選擇應(yīng)進(jìn)行粗略的計(jì)算。 RL與并聯(lián)在一起的驅(qū)動(dòng)門的個(gè)數(shù)n、所接負(fù)載門的輸入端數(shù)m、負(fù)載門的個(gè)數(shù)M以及線與輸出的邏輯狀態(tài)有關(guān)。 計(jì)算時(shí)，在保證線與邏輯電路能正常工作的條件下，分別求出線與輸出高電平時(shí)負(fù)載電阻值和輸出

28、低電平負(fù)載電阻值，然后選擇一個(gè)合適電阻。,90,（1）當(dāng)驅(qū)動(dòng)門輸出高電平時(shí),求負(fù)載電阻的最大值RLmax,當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，應(yīng)使得VOHVOHmin,驅(qū)動(dòng)門 個(gè)數(shù),負(fù)載門 輸入端數(shù),91,（2）當(dāng)驅(qū)動(dòng)門輸出低電平時(shí) 考慮電路工作最不利的情況:假定只有一個(gè)OC門輸出低電平，此時(shí)流入此門V5管的集電極電流為最大,求負(fù)載電阻的最大值RLmax,當(dāng)某驅(qū)動(dòng)門輸出低電平時(shí)，應(yīng)使得VOLVOLmax,負(fù)載門 個(gè)數(shù),92,由以上分析可知，當(dāng)n個(gè)OC門做線與連接時(shí)，其上拉電阻RL的取值應(yīng)為:,93,例3-1 由三個(gè)集電極開路門組成線與輸出，三個(gè)CT74系列與非門作為負(fù)載，其電路連接如圖所示。設(shè)線與輸出的高電

29、平VOHmin=3.0V，每個(gè)集電極開路門截止時(shí)其輸出管流入的漏電流IOH=2mA；在滿足VOL0.4V的條件下，驅(qū)動(dòng)管V5飽和導(dǎo)通時(shí)所允許的最大灌電流IOLmax=16mA。負(fù)載門的輸入特性如圖所示。試計(jì)算線與輸出時(shí)的負(fù)載電阻RL。,94,解：由圖3-25所示輸入特性可得 IIH=40A, IIL=-1.5mA。,根據(jù)以上計(jì)算，0.4KRL8.1K，故可選2K,95,2.三態(tài)輸出門-TSL門（Three State Logic門）,在數(shù)字系統(tǒng)中，為了使各邏輯部件在總線上能相互分時(shí)傳輸信號(hào)，就必須有三態(tài)輸出邏輯門電路，簡(jiǎn)稱三態(tài)門。 所謂三態(tài)門，即其輸出不僅有高電平和低電平兩種狀態(tài)，還有第三種狀

30、態(tài)高阻輸出狀態(tài)。,96,1) 三態(tài)與非門電路及邏輯符號(hào),使能端高電平有效,97,EN=1時(shí),附加電路無作用。電路功能同與非門。 EN=0時(shí), V4、V5均截止，電路輸出為高阻狀態(tài),98,使能端低電平有效,在數(shù)字系統(tǒng)中，當(dāng)某一邏輯器件被置于高阻狀態(tài)時(shí)，就等于把這個(gè)器件從系統(tǒng)中除去，而與系統(tǒng)之間互不產(chǎn)生任何影響。,99,2) 利用三態(tài)門構(gòu)成總線系統(tǒng),100,圖3-41 三態(tài)輸出四總線緩沖器組成的兩數(shù)據(jù)雙向傳輸電路,101,3.4 CMOS門電路 3.4.1MOS管的開關(guān)特性,以金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal Oxide-Semiconductor Field-Effect Trans

31、istor，簡(jiǎn)稱CMOS管）作為的開關(guān)器件，在數(shù)字系統(tǒng)中已得到廣泛應(yīng)用。 與有觸點(diǎn)的開關(guān)相比，其在速度和可靠性方面都具有優(yōu)越性。,102,1. 絕緣柵場(chǎng)效應(yīng)管(MOS)開關(guān)特性,雙極型三極管為電流控制電流源 MOS型三極管為電壓控制電流源 1） MOS管的結(jié)構(gòu)及分類 N溝道、P溝道增強(qiáng)型絕緣柵場(chǎng)效應(yīng)管,103,圖3-42 MOS管開關(guān)電路及其輸出特性曲線,2) NMOS管的輸出特性,說明圖中的VT應(yīng)換成VTH。,104,(1) vI= vGS VTH,恒流區(qū),放大 (3) vI 再增加，MOS管的導(dǎo)通電阻Ron下降, 當(dāng)RD Ron，VOL0 ,(開關(guān)閉合),3) MOS三極管的基本開關(guān)電路,

32、105,MOS管相當(dāng)于一個(gè)由柵源電壓vGS 控制的無觸點(diǎn)開關(guān)，當(dāng)輸入信號(hào)為低電平時(shí)，MOS管截止，相當(dāng)于開關(guān)“斷開”，輸出為高電平； 當(dāng)輸入信號(hào)為高電平時(shí)，MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。 圖中Ron為MOS管導(dǎo)通時(shí)的等效電阻，約為1K。,106,圖 3-44 MOS管的開關(guān)電路,4) MOS管開關(guān)電路的動(dòng)態(tài)特性,107,5) 三極管、 MOS管的比較,電流控制電流源,電壓控制電流源,108,3.4.2CMOS反相器的電路結(jié)構(gòu)及工作原理,CMOS反相器是組成CMOS數(shù)字集成系統(tǒng)最基本的邏輯單元電路。由NMOS管和PMOS管組合而成。,109,當(dāng)vI為高電平時(shí)，VN導(dǎo)

33、通，VP截止，vO為低電平。 當(dāng)vI為低電平時(shí)，VP導(dǎo)通，VN截止，vO為高電平。,由于CMOS反相器工作時(shí)總是只有一個(gè)管子導(dǎo)通，而另一個(gè)管子截止，故通常稱之為互補(bǔ)式工作方式，因而把這種電路叫做互補(bǔ)對(duì)稱式金屬-氧化物-半導(dǎo)體電路，簡(jiǎn)稱CMOS電路。,110,3.4.3COMS反相器的傳輸特性,用以描述COMS反相器輸出電量與輸入電量之間關(guān)系的特性曲線，稱為傳輸特性。 輸出電壓vO隨輸入電壓vI 的變化而變化的關(guān)系曲線，叫做電壓傳輸特性。 電源流入反相器的功耗電流 IDD與輸入電壓vI之間的關(guān)系曲線，叫做電流傳輸特性。,111,1. CMOS反相器的電壓傳輸特性,電壓傳輸特性分為5個(gè)工作區(qū)域：

34、AB段，vI|VTP|，VP管導(dǎo)通，輸出為高電平。,112,BC段，vIVTN，VN管開始導(dǎo)通，但vO下降不多，而|vGSP|VTP|，VP管導(dǎo)通，輸出為高電平。,113,CD段 隨著vI的繼續(xù)升高，輸出vO將進(jìn)一步下降， VN和VP管均導(dǎo)通，并工作在飽和區(qū)，所以vO隨vI改變而急劇變化，這一區(qū)段稱為傳輸特性的轉(zhuǎn)折區(qū)或放大區(qū)。轉(zhuǎn)折區(qū)的中點(diǎn)約在vI =1/2VDD, vO =1/2VDD的位置上。,114,DE段 vI繼續(xù)增加時(shí)，vO將進(jìn)一步下降，VN管進(jìn)入了低內(nèi)阻的線性區(qū)， VN仍工作在飽和區(qū)，輸出vO趨于低電平。,115,EF段 當(dāng)輸入電壓增加到高電平（如VDD）時(shí)，VN導(dǎo)通且工作在線性區(qū)，

35、 |vGSP|=| vI-VDD|VTP| ，VP管截止，輸出為低電平，近似為0。,116,CMOS器件的電源電壓從3V到18V都能正常工作，當(dāng)電源電壓VDD取不同數(shù)值時(shí)，CMOS反相器的電壓傳輸特性如圖所示。 由圖可以看出，隨著電源電壓VDD的增加，其噪聲容限VNL和VNH也都相應(yīng)地增大。,117,2.COMS反相器的電流傳輸特性,漏極電流iD隨輸入電壓vI的變化而變化的關(guān)系曲線，叫做電流傳輸特性。,118,（1）AB段，VN管截止，VP管導(dǎo)通，電源經(jīng) VN管和VP管到地只有一個(gè)微小的漏電流流過，此電流幾乎等于零。 （2） BC段和DE段 ， VN管和VP管都同時(shí)導(dǎo)通，所以漏極電流較大，而且

36、在VDD/2附近達(dá)到最大值。 （3） EF段， VP管截止，漏極電流近似為0.,119,由以上的分析可知，CMOS反相器在靜態(tài)工作情況下，無論其輸出是低電平或是高電平，其功耗都極小，這是CMOS反相器得以廣泛運(yùn)用的主要原因之一。,120,3.4.4 CMOS與非門及或非門,1.CMOS與非門,當(dāng)輸入A、B中只要有一個(gè)輸入為低電平時(shí)，兩個(gè)串聯(lián)的NMOS驅(qū)動(dòng)管中相應(yīng)的一個(gè)截止，兩個(gè)并聯(lián)的PMOS負(fù)載管相應(yīng)的一個(gè)導(dǎo)通， 輸出為高電平,121,只有當(dāng)A、B的輸入同時(shí)為高電平時(shí)，NMOS管均導(dǎo)通，PMOS管都截止，輸出為低電平。,122,2. CMOS或非門,當(dāng)輸入A、B中只要有一個(gè)輸入為高電平時(shí)，兩個(gè)

37、串聯(lián)的PMOS驅(qū)動(dòng)管中相應(yīng)的一個(gè)截止，兩個(gè)并聯(lián)的NMOS負(fù)載管相應(yīng)的一個(gè)導(dǎo)通， 輸出為低電平。,只有當(dāng)A、B的輸入同時(shí)為低電平時(shí)，PMOS管均導(dǎo)通，NMOS管都截止，輸出為高電平。,123,3.4.5 CMOS傳輸門和雙向模擬開關(guān),當(dāng)C為低電平時(shí)，VN和VP管均截止，輸入與輸出之間為高阻狀態(tài)，相當(dāng)于開關(guān)斷開。,124,當(dāng)C為高電平時(shí)，對(duì)于0至VDD之間的輸入信號(hào)，兩管總有一個(gè)導(dǎo)通，所以vI=vO，相當(dāng)于開關(guān)閉合。,VN管導(dǎo)通條件：,VP管導(dǎo)通條件：,125,由于結(jié)構(gòu)的對(duì)稱性，傳輸門可作為雙向傳輸器件使用，即輸入和輸出可以互換。 用CMOS傳輸門和反相器可構(gòu)成雙向模擬開關(guān)。 采用數(shù)字信號(hào)控制，傳

38、輸模擬信號(hào)。,126,當(dāng)控制端C加高電壓平時(shí)，開關(guān)導(dǎo)通，輸入信號(hào)vI 便傳輸?shù)捷敵龆?，vIvO；當(dāng)控制端C加低電平時(shí)，輸入與輸出之間被阻斷，輸出呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開。,127,3.4.6 CMOS漏極開路門（OD門）,128,3.4.7 CMOS三態(tài)門（TS門）,和TTL門電路一樣，CMOS電路三態(tài)輸出門。,1. 在CMOS反相器的基礎(chǔ)上增加一個(gè)附加的N溝道增強(qiáng)型MOS驅(qū)動(dòng)管VN和一個(gè)附加的P溝道增強(qiáng)型MOS負(fù)載管VP。,129,三態(tài)門原理分析,當(dāng)使能端為低電平時(shí)，VN和VP管導(dǎo)通，電路實(shí)現(xiàn)反相功能。 （低電平有效） 當(dāng)使能端為高電平時(shí)， VN和VP管均截止，電路為高阻狀態(tài)。,低電平有效

39、,130,2. 在CMOS反相器的輸出端串接一個(gè)CMOS雙向模擬開關(guān)實(shí)現(xiàn)三態(tài)輸出。,當(dāng)使能端為低電平時(shí)，TG門導(dǎo)通，電路實(shí)現(xiàn)反相功能。 （低電平有效） 當(dāng)使能端為高電平時(shí)， TG門截止，電路為高阻狀態(tài)。,131,3. 增加附加管和門電路組成的CMOS三態(tài)門,（1）在CMOS反相器的基礎(chǔ)上附加一個(gè)負(fù)載管VP及控制用的或非門。,當(dāng)使能端為低電平時(shí)，或非門打開，VP管導(dǎo)通，F(xiàn)=A。 （低電平有效） 當(dāng)使能端為高電平時(shí)， 或非門封鎖，電路為高阻狀態(tài)。,132,(2)在CMOS反相器的基礎(chǔ)上附加一驅(qū)動(dòng)管VN 及控制用的與非門，也能組成CMOS三態(tài)門。,當(dāng)使能端為高電平時(shí)，與非門打開，VN管導(dǎo)通，F(xiàn)=A。 （高電平有效） 當(dāng)使能端為低電平時(shí)， 與非門封鎖，電路為高阻狀態(tài)。,高電平有效,133,3.4.8CMOS門電路的構(gòu)成規(guī)律與使用時(shí)的注意事項(xiàng),1. CMOS門電路的構(gòu)成規(guī)律 (1) 驅(qū)動(dòng)管串聯(lián)，負(fù)載管并聯(lián)；驅(qū)動(dòng)管并聯(lián)，負(fù)載管串聯(lián)。 (2) 驅(qū)動(dòng)管先串后并，負(fù)載管先并后串；驅(qū)動(dòng)管先并后串，負(fù)載管先串后并。 驅(qū)動(dòng)管相串為“與”，相并為“或”，先串后并為先“與”后“或”，先并后串為先“或”后“與”。驅(qū)動(dòng)管組和負(fù)載管組