1、第4章 主存儲器,本章要點 靜態(tài)存儲器SRAM、動態(tài)存儲器DRAM、只讀存儲器ROM的存儲芯片的引腳特征； SRAM與ROM組成的存儲器系統(tǒng)的邏輯設(shè)計及與CPU之間的連接； DRAM存儲器系統(tǒng)的設(shè)計； 交叉存儲器的結(jié)構(gòu)及特性； 學(xué)時：8,41 主存儲器處于全機的中心地位 P105,42 主存儲器的分類,4.3 主存儲器的技術(shù)指標(biāo),1存儲容量 存儲容量是指存儲器系統(tǒng)能容納的二進制總位數(shù)，常用字節(jié)數(shù)或單元數(shù)位數(shù)來描述。 (1) 字節(jié)數(shù) 若主存按字節(jié)編址，即每個存儲單元有8位，則相應(yīng)地用字節(jié)數(shù)表示存儲容量的大小。 1B=8位 1KB1024B=210B. 1MB1K1K10241024B =220B

2、; 1GB1 KMB102410241024B =230B,(2) 單元數(shù)位數(shù),若主存按字編址，即每個存儲單元存放一個字，字長超過8位，則存儲容量用單元數(shù)位數(shù)來描述。 例1 某計算機的字長16位，它的存儲容量是64KW，若按字節(jié)編址，那么它的存儲容量可表示成128KB。 例2 機器字長32位，其存儲容量為4MB， 若按字編址，那么它的存儲容量可表示成1MW。,2存取速度,(1)存取時間Ta 存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。 (2)存取周期Tm 存取周期又稱讀寫周期、訪問周期，它是指存儲器進行一次完整的讀寫操作所需的全部時間，即連續(xù)兩次訪問存儲器操作之間所需要的最短時間

3、。,主存儲器原理結(jié)構(gòu)框圖,4.4 主存儲器的基本結(jié)構(gòu)和基本操作,存儲器的基本操作如下： （1）讀操作 地址AR ，CPU發(fā)讀命令，則：M（AR）DR，存儲器發(fā)ready命令。 （2）寫操作 地址AR ，數(shù)據(jù)DR， CPU發(fā)寫命令，則DRM（AR），存儲器發(fā)ready命令。,45 讀/寫存儲器（RAM）,4.5.1 靜態(tài)存儲器(SRAM) 靜態(tài)半導(dǎo)體存儲器(SRAM)是可隨機讀寫的存儲器； 它用雙穩(wěn)態(tài)觸發(fā)器保存信息； 存儲數(shù)據(jù)穩(wěn)定；不需刷新，但功耗比較大。 1存儲元的讀寫原理 存儲元是存儲器中的最小存儲單位。它的基本作用是存儲一位二進制信息。作為存儲元的材料或電路，須具備以下基本功能： (1)具

4、有兩種穩(wěn)定狀態(tài)；(分別表示0和1） (2)兩種穩(wěn)定狀態(tài)經(jīng)外部信號控制可以相互轉(zhuǎn)換（即：能寫入） (3)經(jīng)控制，能讀出其中的信息；（即：能讀出） (4)無外部原因，其中的信息能長期保存。（即：能保持）,六管靜態(tài)存儲元電路 P107,圖中T1、T2為工作管； T3、T4為負(fù)載管； T5、T6 、T7、T8為控制管。 靜態(tài)MOS存儲元T1、T2、T3、T4組成的雙穩(wěn)態(tài)觸發(fā)器保存信息，它能長期保持信息的狀態(tài)不變，是因為電源通過T3、T4不斷供給T1或T2電流的緣故。 其特點是當(dāng)供電電源切斷時，原存的信息也消失。,工作原理,兩個穩(wěn)態(tài)： T1導(dǎo)通，T2截止為“1”態(tài)； T2導(dǎo)通，T1截止為“0”態(tài)；, 寫

5、入狀態(tài) (X、Y譯碼線為高電平，即T5、T6、T7、T8 均導(dǎo)通) 寫“1”： 位線2為高電平B高T1導(dǎo)通； 位線1加低電平A低T2截止； 寫“0”： 位線2為低電平B低T1截止。 位線1加高電平A高T2導(dǎo)通；,工作原理續(xù), 讀出狀態(tài) (X、Y譯碼線為高電平，即T5、T6、T7、T8 均導(dǎo)通) 讀“1”(T2截止、T1導(dǎo)通)： Vcc從T4到T6、T8 使位線2有電流。 讀“0”(T1截止、T2導(dǎo)通)： Vcc從T3到T5、T7使位線1有電流； 所以，不同的位線上的電流使放大器讀出不同的信息“1”和“0”。,2 .靜態(tài)MOS存儲器,(1) 存儲體 存儲體用來存儲信息，它由靜態(tài)MOS存儲元組成，

6、采用二維矩陣的連接方式。 一個44的存儲矩陣的結(jié)構(gòu)如P108圖4.3所示，其中的存儲元見P107 圖4.2。 P108 圖4.3中，存儲矩陣44161位，是指16個字的同一位，若用8個同樣的存儲矩陣，則可組成16個字、字長為8位的存儲體。,(2)地址譯碼器,地址譯碼器的設(shè)計方案有兩種： 單譯碼和雙譯碼。 單譯碼結(jié)構(gòu)中，地址譯碼器只有一個，譯碼器的輸出，選擇對應(yīng)的一個字。若地址線數(shù)n2，譯碼后輸出224個狀態(tài)，對應(yīng)4個地址，每個地址中存一個4位的字。 這種結(jié)構(gòu)有一個缺點，就是當(dāng)n較大時，譯碼器將變得復(fù)雜而龐大，使存儲器的成本迅速上升，性能下降。例如，n12時，譯碼器輸出為212根選擇線，每根選擇

7、線還要配一個驅(qū)動器。所以，單譯碼結(jié)構(gòu)只適用于小容量存儲器。 為了減少驅(qū)動器數(shù)量、降低成本，存儲器一般采用雙譯碼結(jié)構(gòu)。這種結(jié)構(gòu)中有X和Y兩個方向的譯碼器，如P108圖4.3所示。,(3)片選和讀寫控制電路,由于一塊集成芯片的容量有限，要組成一個大容量的存儲器，往往需要將多塊芯片連接起來使用，這就存在某個地址要用到某些芯片，而其它芯片暫時不用的問題，這就是所謂片選。只有片選信號CS有效時，該芯片才被選中，此片所連的地址線才有效，才能對它進行讀或?qū)懖僮?。片選和讀寫控制電路如圖所示。,3.靜態(tài)MOS存儲器芯片,RAM存儲器芯片有很多種型號; 其地址線的引腳數(shù)與存儲芯片的單元數(shù)有關(guān); 數(shù)據(jù)線的引腳數(shù)與存

8、儲芯片的字長有關(guān)。 每一芯片必須有一片選信號，對于RAM存儲器芯片還必須有一讀寫信號，加上電源線、地線組成芯片的所有引腳。 存儲器芯片的地址范圍是其地址線從全“0”到全“1”進行編碼。,4.存儲器的讀、寫周期,在與中央處理器連接時，CPU的時序與存儲器的讀、寫周期之間的配合問題是非常重要的。 對于已知的RAM存儲片，讀寫周期是已知的。 下面的圖示出RAM芯片的讀周期與寫周期的時序波形圖。,(1) 讀周期,從給出有效地址后，到讀出所選中單元的內(nèi)容外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所需的時間tA稱為讀出時間。 讀周期與讀出時間是兩個不同的概念，讀周期時間tRC表示存儲片進行兩次連續(xù)讀操作時所必須間隔的時間，

9、它總是大于或等于讀出時間。 片選信號CS必須保持到數(shù)據(jù)穩(wěn)定輸出，tCO為片選的保持時間。 在讀周期中為WE高電平。,(2)寫周期,要實現(xiàn)寫操作，必須要求片選CS和寫命令WE信號都為低。 要使數(shù)據(jù)總線上的信息能夠可靠地寫入存儲器，要求CS信號與WE信號相“與”的寬度至少應(yīng)為tW。 為了保證在地址變化期間不會發(fā)生錯誤寫入而破壞存儲器的內(nèi)容，信號在地址變化期間必須為高。 為了保證有效數(shù)據(jù)的可靠寫入，地址有效的時間至少應(yīng)為tWC tAWtWtWR。 為了保證CS和 WE變?yōu)闊o效前能把數(shù)據(jù)可靠地寫入，要求寫入的數(shù)據(jù)必須在tDW以前，保證在數(shù)據(jù)總線上已經(jīng)穩(wěn)定。,5. RAM存儲器的擴展 P119,由于每一

10、個集成片的存儲容量終究是有限的，所以需要一定數(shù)量的片子按一定方式進行連接后才能組成一個完整的存儲器。 (1)位擴展 位擴展指的是用多個存儲器器件對字長進行擴充。 由mKn1的存儲器芯片組成mKn2的存儲器，需(n2n1)片mKn1的存儲器芯片。 位擴展的連接方式是將多片存儲器的地址、片選、讀寫控制端相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。,例1 由16K4的存儲器芯片組成16K8的存儲器，畫出該存儲器的組成邏輯框圖。 解：由16K4的存儲器芯片組成16K8的存儲器，需(842)片16K4的存儲器芯片，存儲器擴展圖如圖4.10所示。（P120）,(2) 字?jǐn)U展,字?jǐn)U展指的是增加存儲器中字的數(shù)量。 由m1Kn的

11、存儲器芯片組成m2Kn的存儲器，需(m2m1)片m1Kn的存儲器芯片。 靜態(tài)存儲器進行字?jǐn)U展時，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應(yīng)并聯(lián)，而由片選信號來區(qū)分各芯片的地址范圍。,例2 由16K8的存儲器芯片組成64K8的存儲器，畫出該存儲器的組成邏輯框圖。 （P120） 解：由16K8的存儲器芯片組成64K8的存儲器，需(64164)片16K8的存儲器芯片。圖4.19所示是字?jǐn)U展連接方式圖，其中數(shù)據(jù)線D0D7與各片的數(shù)據(jù)端相連，地址總線低位地址A0A13與各芯片的14位地址端相連，而兩位高位地址A14、A15經(jīng)過譯碼器和4個片選端相連。,字?jǐn)U展連接方式圖,(3)字位同時擴展,實際存儲器往往需

12、要字向和位向同時擴充， 由m1Kn1的存儲器芯片組成m2Kn2的存儲器，需(m2m1)(n2n1)片m1Kn1的存儲器芯片。 例3 用16k8位的SRAM芯片構(gòu)成64K16位的存儲器，要求畫出該存儲器的組成邏輯框圖。 解：用16k8位的SRAM芯片構(gòu)成64K16位的存儲器，需(6416168)8片16K8的存儲器芯片(先位擴展再字?jǐn)U展）。 存儲器容量為64K16位，其地址線為16位(A15A0)； 芯片是16k8的，其地址線為14根(A13A0)； 稱A13A0為芯片內(nèi)部地址，A15A14為芯片外部地址，也稱芯片選擇地址； 存儲器的組成邏輯框圖如圖所示。,1K4組成4K8 的存儲器擴展圖,模塊

13、化存儲器設(shè)計舉例,已知某16位機的主存采用半導(dǎo)體存貯器，地址碼為20位，若使用8K8位SRAM芯片組成該機所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式。問： 若每個模板為64K16位，共需幾個模塊板? 每個模塊內(nèi)共有多少片SRAM芯片? 主存共需多少SRAM芯片？CPU如何選擇模塊板？,【分析】, 由于主存地址碼給定20位，所以最大空間為220=1M，主存的最大容量為1MW?，F(xiàn)在每個模塊板的存貯容量為64K16 ，所以主存共需1024K/64K=16塊板。 每個模塊板的存貯容量為64K16，現(xiàn)用8K8位的SRAM 芯片。每塊板采用位并聯(lián)與地址串聯(lián)相結(jié)合的方式：即用2片SRAM芯片拼成8K16位(

14、共8組)，用地址碼的低13位(A0A12)直接接到芯片地址輸入端，然后用地址碼的高3位(A15A13)通過 3：8 譯碼器輸出分別接到8組芯片的片選端，共 82=16個SRAM 根據(jù)前面所得，共需16個模板，每個模板上有16片芯片，故主存共需1616=256片芯片(SRAM)。 CPU選擇各模塊板的方法是：A12A0為芯片內(nèi)部地址，A15 A14 A13為模塊板內(nèi)部的芯片選擇地址，A19A18A17A16通過4：16譯碼器輸出選擇各模塊。,模塊內(nèi)擴展圖,模塊化的存儲器擴展圖,4.5.2 動態(tài)存儲器(DRAM) P110,動態(tài)半導(dǎo)體存儲器(DRAM)，它利用電容器存儲電荷的特性來存儲數(shù)據(jù)，可以縮

15、小存儲器的體積，提高集成度，降低成本，減少功耗。但必須不斷地刷新每個存儲單元中存儲的信息。 為了縮小存儲器的體積，提高集成度，動態(tài)存儲元由四管簡化到三管單元，最后簡化到單管單元。 單管動態(tài)存儲元電路如圖所示，它由一個管子和一個電容C構(gòu)成。,寫入：字選擇線為“1”，T管導(dǎo)通，寫入信息由位線(數(shù)據(jù)線)存入電容C中；寫”1”加低電平;寫”0”加高電平. 讀出：字選擇線為“1”，存儲在電容C上的電荷，通過T輸出到數(shù)據(jù)線上，通過讀出放大器即可得到存儲信息。,為了節(jié)省面積，這種單管存儲元電路的電容C不可能做得很大， 一般都比數(shù)據(jù)線上的分布電容CD小。因此，每次讀出后，存儲內(nèi) 容就被破壞。為此，必須采取恢復(fù)

16、措施，以便再生原存的信息。 單管電路的元件數(shù)量少，集成度高，但因讀“1”和“0時，數(shù)據(jù)線 上的電平差別很小，需要有高鑒別能力的讀出放大器配合工作， 外圍電路比較復(fù)雜。,1. 單管動態(tài)存儲元的工作原理,16K1位動態(tài)存儲器框圖,16Kl位動態(tài)存儲器，存儲單元采用單管單元。該存儲器有以下特點： 16K2142727128128，但由于讀出放大器的需要，將128128矩陣分成兩個64128的矩陣，分布在讀出放大器的兩邊。讀出信號保存在讀出放大器(簡稱讀放)中，讀出放大器由觸發(fā)器構(gòu)成。在讀出時，讀出放大器又使相應(yīng)的存儲單元的存儲信息自動恢復(fù)(重寫)，所以讀出放大器還用作再生放大器。 16K字存儲器需1

17、4位地址碼，為了減少封裝引腳數(shù)，地址碼分兩批(每批7位)送至存儲器。先送行地址，后送列地址。行地址由行地址選通信號RAS送入，列地址由列地址選通信號CAS送入。,2.動態(tài)存儲器, 數(shù)據(jù)線的輸入和輸出是分開的。 由于動態(tài)存儲器的以上特點，使得動態(tài)存儲器芯片的引腳與靜態(tài)存儲器芯片有所不同。 它有WE控制信號，而沒有片選信號CS；,2.動態(tài)存儲器,3讀寫時序,4動態(tài)存儲器的刷新 p121,（1）刷新 p112 動態(tài)存儲元是依靠柵極電容上有無電荷來表示信息的，但電容的絕緣電阻不是無窮大，因而電荷會泄漏掉。通常，MOS管柵極電容上的電荷只能保持幾個毫秒。為了使已寫入存儲器的信息保持不變，一般每隔一定時間

18、必須對存儲體中的所有記憶單元的柵極電容補充電荷，這個過程就是刷新。 （2）動態(tài)存儲器如何刷新 p112 刷新是由刷新控制邏輯定時自動地刷新，對CPU是透明的。 刷新通常是一行一行地進行的，與存儲器擴展無關(guān)，只與單個芯片的內(nèi)部結(jié)構(gòu)有關(guān)。 讀出時可以刷新，但刷新時不讀出。,（3）刷新方式 P121,常用的刷新方式由三種：集中式、分散式、異步式。 設(shè)存儲器為10241024矩陣，讀寫周期tc200ns，刷新間隔為2ms，那么，在2ms內(nèi)就有10,000個tc。 集中刷新方式 如圖為集中刷新方式的時間分配圖。在2ms內(nèi)，前一段時間進行讀或?qū)懟虮３帧１３譅顟B(tài)即未選中狀態(tài)，既不讀也不寫。后一段集中進行刷新

19、。用于刷新的時間只需1024個tc，且集中在后段時間。前段8976個tc都用來讀寫保持。,這種方式的主要缺點是在集中刷新的這段時間內(nèi)不能進行存取訪 問，稱之為死時間。, 分散刷新方式,分散刷新方式如圖所示。它是把系統(tǒng)周期ts分為兩半，前半 段用來進行讀或?qū)懟虮３?，后半段作為刷新時間。,這種方式下，每過1024個ts整個存儲器就刷新一次。讀寫周期tc200ns，系統(tǒng)周期為400ns，那么，只需409.6s即可將整個存儲器刷新一遍。 顯然，在2ms內(nèi)可進行了5000次刷新，因刷新過于頻繁，影響了系統(tǒng)的速度，但它不存在死時間。這種方式不適合于高速存儲器., 分布刷新方式（異步式）,將以上兩種方式結(jié)合

20、起來，便形成異步刷新方式，如圖所示。,它是先用要刷新的行數(shù)對2ms進行分割成1024等份，然后再將已分割的每段時間分為兩部分，前段時間用于讀或?qū)懟虮３郑?后一小段時間用于刷新。 行數(shù)為1024時，可保證每隔2106/10241953ns刷新一行，取刷新信號周期為1800ns。這樣既充分利用了2ms時間，又能保持系統(tǒng)的高速性。,例題,例 有一個16K16的存儲器，用1K4位的DRAM芯片(內(nèi)部結(jié)構(gòu)為6416)構(gòu)成，設(shè)讀寫周期為0.1s ，問： 采用分布刷新方式，如單元刷新間隔不超過ms，則刷新信號周期是多少? 如采用集中刷新方式，存儲器刷新一遍最少用多少讀寫周期？死時間率是多少？ 解： 采用分布

21、刷方式，在2ms時間內(nèi)分散地把芯片64行刷新一遍，故刷新信號的時間間隔為2ms64 31.25s，即可取刷新信號周期為31s。 如采用集中刷新方式，假定T為讀寫周期，則所需刷新時間為64T。因為T單位為0.1s ，2ms2000s，則死時間率 （64T2000）100%0.32% 。,(4) 刷新控制器 p122,為了控制刷新，往往需要增加刷新控制電路，刷新控制電路的主要任務(wù)是解決刷新和CPU訪問存儲器之間的矛盾。通常，當(dāng)刷新請求和訪存請求同時發(fā)生時，應(yīng)優(yōu)先進行刷新操作。也有些MOS型動態(tài)RAM本身具有自動刷新功能，即刷新控制電路在芯片內(nèi)部。 Intel 8203 DRAM控制器是為了控制21

22、17，2118和2164 DRAM芯片而設(shè)計的。2117，2118是16Kl位的DRAM芯片，2164是64Kl位的DRAM芯片。P122圖4.21是Intel 8203邏輯框圖。根據(jù)它所控制的芯片不同，8203有16K與64K兩種工作模式。,8203的邏輯圖基本上可分成兩部分，上面為地址處理部分，下面為時序處理部分。 在16K模式下，AL0AL6連CPU的A0A6；AH0AH6連CPU的A7A13；OUT0OUT6連芯片的A0A6引腳； 在64K模式下，AL0AL7連CPU的A0A7；AH0AH7連CPU的A8A15；OUT0OUT7連芯片的A0A7引腳。 在刷新時，由8203內(nèi)部的刷新計數(shù)

23、器產(chǎn)生刷新用的行地址送芯片的A0A6引腳。,(4) 刷新控制器,(4) 刷新控制器, REFRQ1時，外部對存儲器進行刷新。若無輸入，則由8203內(nèi)部刷新控制器每隔2ms控制刷新一遍。,(4) 刷新控制器,例題,用16K1位的DRAM芯片(16K1位的RAM芯片由128128矩陣存貯元構(gòu)成)構(gòu)成64K8位的存貯器，畫出該存儲器組成的邏輯框圖。 解：根據(jù)題意，存貯器總量為64KB，故地址線需16位?，F(xiàn)使用16K1位的動態(tài)RAM芯片，共需(6416)(81)32片。芯片本身地址線占14位，其組成邏輯框圖如圖，其中使用一片2：4譯碼器。,(5)動態(tài)MOS存儲器與靜態(tài)MOS存儲器的比較,4.6 只讀存

24、儲器(ROM) P115,DRAM和SRAM均為可任意讀寫的隨機存儲器，當(dāng)?shù)綦姇r，所存儲的內(nèi)容立即消失，所以是易失性存儲器。而半導(dǎo)體ROM存儲器，即使停電，所存儲的內(nèi)容也不會丟失。 1. 掩模式只讀存儲器(ROM) 掩模式ROM由芯片制造商在制造時寫入內(nèi)容，以后只能讀而不能再寫入。 其基本存儲原理是以元件的“有無”來表示該存儲單元的信息(“1”或“0”)，可以用二極管或晶體管作為元件，其存儲內(nèi)容是不會改變的，如圖所示。,掩模式只讀存儲器,PROM可由用戶根據(jù)自己的需要來確定ROM中的內(nèi)容，常見的熔絲式PROM是以熔絲的接通和斷開來表示所存的信息為“1”或“0”, 如圖所示。剛出廠的產(chǎn)品，其熔絲

25、是全部接通的，使用前，用戶根據(jù)需要斷開某些單元的熔絲(寫入)。斷開后的熔絲是不能再接通了，因此，它是一次性寫入的存儲器。掉電后不會影響其所存儲的內(nèi)容。,2.一次可編程序的只讀存儲器(PROM),4.6 只讀存儲器(ROM),熔絲式PROM,EPROM存儲元用浮置柵中有無電子來分別代表“1”和“0”信息，在出廠時浮置柵中無電子，所有位線輸出均為“1”信息。 寫“0”時，在D、S間加25V高壓，外加編程脈沖(寬50ms)，被選中的單元在高壓的作用下被注入電子，EPROM管導(dǎo)通，位線輸出“0”信息，即使掉電，信息仍保存。這種存儲的信息可能安全保存20年以上，但為了防止平時日光中的紫外線的照射，在其玻

26、璃窗口上帖上黑紙。 當(dāng)EPROM中的內(nèi)容需要改寫時，先將其全部內(nèi)容擦除，然后再編程。擦除是靠紫外線使浮置柵上電荷泄漏而實現(xiàn)的。其重新改寫時須將器件拆下來在專門的編程器來進行改寫 。,3.多次可擦可編程序的只讀存儲器(EPROM),4.6 只讀存儲器(ROM),EPROM,E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復(fù)改寫的次數(shù)有限制(因氧化層被磨損)，一般為10萬次。 其讀寫操作可按每個位或每個字節(jié)進行，類似于SRAM，但每字節(jié)的寫入周期要幾毫秒，比SRAM長得多。 E2PROM每個存儲單元采用兩個晶體管。其柵極氧化層比EPROM薄，因此具有電擦除功能。,4.多次可電擦可編

27、程序只讀存儲器(E2PROM),4.6 只讀存儲器(ROM),Flash Memory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與E2PROM相同之處是用電來擦除。 快擦除讀寫存儲器兼有ROM和RAM兩者的性能，又有ROM、DRAM一樣的高密度。目前價格已略低于DRAM，芯片容量已接近于DRAM，是唯一具有大存儲量、非易失性、低價格、可在線改寫和高速度(讀)等特性的存儲器。它是近年來發(fā)展很快很有前途的存儲器。,4.6 只讀存儲器(ROM),5.快擦除讀寫存儲器(Flash Memory),6.ROM芯片,用戶一般所使用的只讀存儲器(ROM)是EP

28、ROM存儲器，它與RAM存儲器芯片的區(qū)別是沒有WE信號，但增加了一個高壓輸入引腳和一個編程脈沖(寬50ms)兩個寫入信號。 2716是2K8EPROM芯片，因為2K211， 所以地址線11根；字長8位，所以數(shù)據(jù)線8；加上芯片片選信號，高壓輸入引腳線、編程脈沖(寬50ms)線、電源線、地線，該芯片引出線的最小數(shù)目為24。,存儲器系統(tǒng)設(shè)計舉例,例4.1 用8K8位的ROM芯片和8K4位的RAM芯片組成存儲器，按字節(jié)編址，其中RAM的地址為0000H5FFFH，ROM地址的地址為C000HFFFFH，畫出此存儲器組成結(jié)構(gòu)圖及與CPU的連接圖。,【例題分析】,RAM的地址范圍展開為： 000 0000

29、000000000 010 1111111111111，A12A0從0000H1FFFH， 容量為：8K ; 高位地址A15 A14A13從000010， 所以RAM的容量為：8K3=24K。 RAM用8K4的芯片組成，需8K4的芯片6片。 ROM的末地址首地址=FFFFHC000H=3FFFH，所以ROM的容量為：214=16K。ROM用8K8的芯片組成，需8K8的芯片2片。 ROM的地址范圍展開為： 1100 0000 0000 00001111 1111 1111 1111 高為地址A15 A14A13從110111 。,存儲器的組成結(jié)構(gòu)圖及與CPU的連接圖,例4.2,某機中，已知配有一

30、個地址空間為0000H3FFFH的ROM區(qū)域(由一片芯片組成)，現(xiàn)在再用RAM芯片8K8形成16K8的RAM區(qū)域，起始地址為8000H，RAM芯片有CS和WE信號控制端，CPU的地址總線為A15A0，數(shù)據(jù)總線 D7D0，控制信號為MREQ和WE，要求： (1)設(shè)計地址譯碼方案 (2)將RAM和ROM與CPU連接 【相關(guān)知識】芯片內(nèi)部地址不同的存儲器設(shè)計，可選擇兩種方案。,已有的ROM區(qū)域是16K8，RAM區(qū)域需2片8K8的 芯片，起始地址為8000H。地址分析如下：,【例題分析】,方法一,以內(nèi)部地址少的為主，地址譯碼方案： 用A15A14 A13作譯碼器輸入，則 Y0 和Y1選ROM， Y4選

31、RAM1， Y5選RAM2。 擴展圖與連接圖如圖所示。,方法一的擴展圖與連接圖,方法二,以內(nèi)部地址多的為主，地址譯碼方案： 用A15A14作譯碼器輸入， 則Y0 選ROM； Y2選RAM1和RAM2； 當(dāng)A13=0時選RAM1，當(dāng)A13=1時選RAM2。 【例題答案】 擴展圖與連接圖如圖示。,方法二擴展圖與連接圖,例4.3,用16K8的芯片設(shè)計一個64K16的存儲器。 當(dāng)B=0時訪問16位數(shù)；當(dāng)B=1時訪問8位數(shù)。 【相關(guān)知識】存儲器的設(shè)計，即能按8位訪問，又能按16位訪問 【例題解答】 由于要求存儲器能按字節(jié)訪問，即：64K16=128K8=2178，所以地址線需17根，數(shù)據(jù)線為16根。 先

32、設(shè)計一個模塊將16K8擴展成16K16，內(nèi)部地址為A14A1，如圖所示。,設(shè)計方案設(shè)偶存儲體選中時C=1；奇存儲體選中時D=1；,存儲器結(jié)構(gòu)圖及與CPU連接的示意圖,例4.4,用16K8的芯片設(shè)計一個64K32的存儲器。當(dāng)B1B0=00時訪問32位數(shù)；當(dāng)B1B0=01時訪問16位數(shù)；當(dāng)B1B0=10時訪問8位數(shù)； 【相關(guān)知識】 存儲器的設(shè)計，即能按8位訪問，又能按16位訪問，還能按32位訪問。 【例題解答】 由于要求存儲器能按字節(jié)訪問，即：64K32=256K8=2188，所以地址線需18根，數(shù)據(jù)線為32根。,設(shè)存儲體1選中時C=1；存儲體2選中時D=1； 存儲體3選中時E=1；存儲體4選中時

33、F=1。 設(shè)計方案見表。,表 例4.6的設(shè)計方案真值表,存儲器結(jié)構(gòu)圖及與CPU連接的示意圖,4.9 多體交叉存儲器,多體交叉存儲器是指存儲體內(nèi)有多個容量相同的存儲模塊，而且各存儲模塊都有各自獨立的地址寄存器、譯碼器和數(shù)據(jù)寄存器。 各模塊可獨立進行工作。交叉存取是指各個模塊的存儲單元交叉編址且存取時間均勻分布在一個存取時間周期內(nèi)。 多個模塊采用交叉編址，連續(xù)的地址被安排在不同的模塊中。,多體交叉存儲器結(jié)構(gòu)圖,多體交叉存儲器有兩種方式進行訪問： 同時訪問：所有模塊同時啟動一次存儲周期。 交叉訪問：M個模塊按一定的順序輪流啟動各自的訪問周期，啟動兩個相鄰模塊的最小時間間隔等于單模塊訪問周期的1M。時

34、間圖如125頁圖4.22。,4.9 多體交叉存儲器,一般交叉存儲器為了實現(xiàn)流水線方式存儲，每通過(為總線傳送周期)時間延遲后啟動下一模塊，應(yīng)滿足Tm， 交叉存儲器要求其模塊數(shù)m，以保證啟動某模塊后經(jīng)過m時間后再次啟動該模塊時，它的上次存取操作已經(jīng)完成。這樣連續(xù)讀取m個字所需要時間為：tT(m 1) 。,4.9 多體交叉存儲器,例1,設(shè)存儲器容量為32字，字長64位，模塊數(shù)m4，分別畫出順序方式和交叉方式組織的存儲器結(jié)構(gòu)和編址示意圖。 解：(1) 順序方式 內(nèi)存地址格式 4 3 2 1 0 模塊 字,存儲器結(jié)構(gòu)和編址示意圖如圖所示。,(1) 順序存儲器,(2) 交叉方式地址格式,(2)交叉存儲器

35、,例2,設(shè)存儲器容量為4M字，字長32位，模塊數(shù)m = 4，分別用順序方式和交叉方式進行組織，存儲周期T = 200ns，數(shù)據(jù)總線寬度32位，總線傳送周期= 50ns。問順序存儲器和交叉存儲器的平均存取時間、帶寬各是多少？ 【相關(guān)知識】 順序方式和交叉方式存儲器的效率,【例題解答】 順序存儲器和交叉存儲器連續(xù)讀出m=4個字的信息總量都是： q = 32位 4 =128位 順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是 T2 = mT = 4 200ns =800ns = 8 10 7 (S) T1 = T (m1) t =200ns 350ns = 350ns = 3.5 107 (S),順序存儲器和交叉存儲器的平均存取時間分別是 T2a=800na/4=200ns T1a=350ns/4=87.5ns 順序存儲器帶寬 W2 = q