1、第二章 計算機硬件基礎,有兩種邏輯體制： 正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0。 負邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0。 如果采用正邏輯，圖1.1.1所示的數(shù)字電壓信號就成為下圖所示邏輯信號。,正邏輯與負邏輯,數(shù)字信號是一種二值信號，用兩個電平（高電平和低電平）分別來表示兩個邏輯值（邏輯1和邏輯0）。,2.1 組合邏輯電路,組合邏輯電路的特點 電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關。 組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。,每一個輸出變量是全部或部分 輸入變量的函數(shù)： L1=f1（A1、A2、Ai） L2=f2（

2、A1、A2、Ai） Lj=fj（A1、A2、Ai）,2.1.1、 基本的邏輯門,基本的邏輯操作有：與（AND）、或（OR）、非（NOT）、 與非（NAND）、或非（NOR）、異或（XOR）及同或（NXOR）,A B F 0 0 0 0 1 0 1 0 0 1 1 1,邏輯操作 邏輯符號（圖形表示 ） 邏輯表達式 真值表,F,與（AND） 或（OR) 非（NOT） 異或（XOR）,F,F,B,A,F,=1,F,一、 基本邏輯運算,與邏輯舉例： 設1表示開關閉合或燈亮； 0表示開關不 閉合或燈不亮， 則得真值表。,2.1.1 基本邏輯運算,與運算只有當決定一件事情的條件全部具備之后，這件事情 才會

3、發(fā)生。我們把這種因果關系稱為與邏輯。,1與運算,若用邏輯表達式 來描述，則可寫為,2或運算當決定一件事情的幾個條件中，只要有一個或一個以 上條件具備，這件事情就發(fā)生。我們把這種因果關系稱為或邏輯。,或邏輯舉例：,若用邏輯表達式 來描述，則可寫為： LA+B,3非運算某事情發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發(fā)生；條件不具備時事情才發(fā)生。,非邏輯舉例：,若用邏輯表達式來描述， 則可寫為：,4異或,異或是一種二變量邏輯運算，當兩個變量取值相同時，邏輯函數(shù)值為0；當兩個變量取值不同時，邏輯函數(shù)值為1。 異或的邏輯表達式為：,其他常用邏輯運算,2或非 由或運算和非運算組

4、合而成。,1與非 由與運算和非運算組合而成。,3.同或-異或非 NXOR,F = A B F = A B + AB,B,A,F,=1,2.1.2 邏輯函數(shù)及其表示方法,解：第一步：設置自變量和因變量。 第二步：狀態(tài)賦值。 對于自變量A、B、C設： 同意為邏輯“1”， 不同意為邏輯“0”。 對于因變量L設： 事情通過為邏輯“1”， 沒通過為邏輯“0”。,1、邏輯函數(shù)的建立,例三個人表決一件事情，結果按“少數(shù)服從多數(shù)”的原則決定，試建立該邏輯函數(shù)。,第三步：根據(jù)題義及上述規(guī)定 列出函數(shù)的真值表如表。,一般地說，若輸入邏輯變量A、B、C的取值確定以后，輸出邏輯變量L的值也唯一地確定了，就稱L是A、B

5、、C的邏輯函數(shù)，寫作： L=f（A，B，C）,邏輯函數(shù)與普通代數(shù)中的函數(shù)相比較，有兩個突出的特點： （1）邏輯變量和邏輯函數(shù)只能取兩個值0和1。 （2）函數(shù)和變量之間的關系是由“與”、“或”、“非”三種基本運算決定的。 最小項,2、邏輯函數(shù)的表示方法,例列出下列函數(shù)的真值表：,1）真值表將輸入邏輯變量的各種可能取值和相應的函數(shù)值排列在一起而組成的表格。,2）函數(shù)表達式由邏輯變量和“與”、“或”、“非”三種運算符所構成的表達式。,由真值表可以轉換為函數(shù)表達式。例如，由“三人表決”函數(shù)的真值表可寫出邏輯表達式,反之，由函數(shù)表達式也可以轉換成真值表。,解：該函數(shù)有兩個變量，有4種取值的 可能組合，將

6、他們按順序排列起來即 得真值表。,例、寫出以下真值表對應的邏輯表達式,列出下列函數(shù)的真值表：,3邏輯圖邏輯圖是由邏輯符號及它們之間的連線而構成的圖形。,由邏輯圖也可以寫出其相應 的函數(shù)表達式。 例寫出如圖所示邏輯圖的函數(shù)表達式。 解：可由輸入至輸出逐步 寫出邏輯表達式：,由函數(shù)表達式可以畫出其相應的邏輯圖。 例畫出下列函數(shù)的邏輯圖：,解：可用兩個非門、兩個與門 和一個或門組成。,邏輯圖舉例,例寫出如圖所示邏輯圖的函數(shù)表達式。 解：可由輸入至輸出逐步 寫出邏輯表達式：,例畫出下列函數(shù)的邏輯圖：,解：可用兩個非門、兩個與門 和一個或門組成。,2.1.3 邏輯代數(shù)的基本公式,邏輯代數(shù)的基本規(guī)則,對偶

7、規(guī)則的基本內(nèi)容是：如果兩個邏輯函數(shù)表達式相等，那么它們的對偶式也一定相等。 基本公式中的公式l和公式2就互為對偶 式。,1 .代入規(guī)則 對于任何一個邏輯等式，以某個邏輯變量或邏輯函數(shù)同時取代等式兩端任何一個邏輯變量后，等式依然成立。 例如，在反演律中用BC去代替等式中的B，則新的等式仍成立：,2 .對偶規(guī)則 將一個邏輯函數(shù)L進行下列變換： ， 0 1，1 0所得新函數(shù)表達式叫做L的對偶式，用 表示。,3 .反演規(guī)則 將一個邏輯函數(shù)L進行下列變換： ， ； 0 1，1 0 ； 原變量 反變量， 反變量 原變量。所得新函數(shù)表達式叫做L的反函數(shù)，用 表示。,在應用反演規(guī)則求反函數(shù)時要注意以下兩點：

8、（1）保持運算的優(yōu)先順序不變，必要時加括號表明，如例1。 （2）變換中，幾個變量（一個以上）的公共非號保持不變，如例2,利用反演規(guī)則，可以非常方便地求得一個函數(shù)的反函數(shù) 例1 求以下函數(shù)的反函數(shù)：,解：,例2 求以下函數(shù)的反函數(shù)：,解：,2.1.4、邏輯函數(shù)的代數(shù)化簡法,其中，與或表達式是邏輯函數(shù)的最基本表達形式。 2邏輯函數(shù)的最簡“與或表達式” 的標準 （1）與項最少，即表達式中“+”號最少。 （2）每個與項中的變量數(shù)最少，即表達式中“ ”號最少。,1邏輯函數(shù)式的常見形式一個邏輯函數(shù)的表達式不是唯一的，可以有多種形式，并且能互相轉換。例如：,3用代數(shù)法化簡邏輯函數(shù),（4）配項法。,（1）并項

9、法。,（2）吸收法。,（3）消去法。,運用公式 ，將兩項合并為一項，消去一個變量。如,運用吸收律 A+AB=A，消去多余的與項。如,在化簡邏輯函數(shù)時，要靈活運用上述方法，才能將邏輯函數(shù)化為最簡。 再舉幾個例子：,解：,例3 化簡邏輯函數(shù)：,（利用 ）,（利用A+AB=A）,（利用 ）,解：,例4 化簡邏輯函數(shù)：,（利用反演律 ）,（利用 ）,（配項法）,（利用A+AB=A）,（利用A+AB=A）,（利用 ）,由上例可知，邏輯函數(shù)的化簡結果不是唯一的。 代數(shù)化簡法的優(yōu)點是不受變量數(shù)目的限制。 缺點是：沒有固定的步驟可循；需要熟練運用各種公式和定理；在化簡一些較為復雜的邏輯函數(shù)時還需要一定的技巧和

10、經(jīng)驗；有時很難判定化簡結果是否最簡。,解法1：,解法2：,例5 化簡邏輯函數(shù)：,2.1.5 邏輯函數(shù)的卡諾圖化簡法,一、 最小項的定義與性質(zhì) 最小項的定義 n個變量的邏輯函數(shù)中，包含全部變量的乘積項稱為最小項。n變量邏輯函數(shù)的全部最小項共有2n個。,二、邏輯函數(shù)的最小項表達式 任何一個邏輯函數(shù)表達式都可以轉換為一組最小項之和，稱為最小項表達式。 例1：將以下邏輯函數(shù)轉換成最小項表達式：,解：,解：,=m7+m6+m3+m1,例2 將下列邏輯函數(shù)轉換成最小項表達式：,=m7+m6+m3+m5=m（3,5,6,7）,三、卡諾圖,2 .卡諾圖 用小方格來表示最小項，一個小方格代表一個最小項， 然后將

11、這些最小項按照相鄰性排列起來。即用小方格幾 何位置上的相鄰性來表示最小項邏輯上的相鄰性。,1相鄰最小項 如果兩個最小項中只有一個變量互為反變量，其余變量均相同，則稱這兩個最小項為邏輯相鄰，簡稱相鄰項。 例如，最小項ABC和 就是相鄰最小項。,如果兩個相鄰最小項出現(xiàn)在同一個邏輯函數(shù)中，可以合并為一項，同時消去互為反變量的那個量。如,3卡諾圖的結構,（2）三變量卡諾圖,（1）二變量卡諾圖,（3）四變量卡諾圖,仔細觀察可以發(fā)現(xiàn)，卡諾圖具有很強的相鄰性： （1）直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項在邏輯上一定是相鄰的。 （2）對邊相鄰性，即與中心軸對稱的左右兩邊和上下

12、兩邊的小方格也具有相鄰性。,四、用卡諾圖表示邏輯函數(shù),1從真值表到卡諾圖 例 某邏輯函數(shù)的真值表如表3.2.3所示，用卡諾圖表示該邏輯函數(shù)。,解： 該函數(shù)為三變量，先畫出三變量卡諾圖，然后根據(jù)真值表將8個最小項L的取值0或者1填入卡諾圖中對應的8個小方格中即可。,2從邏輯表達式到卡諾圖,（2）如表達式不是最小項表達式，但是“與或表達式”，可將其先化成最小項表達式，再填入卡諾圖。也可直接填入。 例 用卡諾圖表示邏輯函數(shù),（1）如果表達式為最小項表達式，則可直接填入卡諾圖。 例 用卡諾圖表示邏輯函數(shù):,解： 寫成簡化形式：然后填入卡諾圖：,解：直接填入：,五、邏輯函數(shù)的卡諾圖化簡法,1卡諾圖化簡邏

13、輯函數(shù)的原理 : （1）2個相鄰的最小項結合，可以消去1個取值不同的變量而合并為l項。,（2）4個相鄰的最小項結合，可以消去2個取值不同的變量而合并為l項。,（3）8個相鄰的最小項結合，可以消去3個取值不同的變量而合并為l項。,總之，2n個相鄰的最小項結合，可以消去n個取值不同的變量而合并為l項。,2用卡諾圖合并最小項的原則（畫圈的原則）,（1）盡量畫大圈，但每個圈內(nèi)只能含有2n（n=0,1,2,3）個相鄰項。要特別注意對邊相鄰性和四角相鄰性。 （2）圈的個數(shù)盡量少。 （3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。 （4）在新畫的包圍圈中至少要含有1個末被圈過的1方格

14、，否則該包圍圈是多余的。 3用卡諾圖化簡邏輯函數(shù)的步驟： （1）畫出邏輯函數(shù)的卡諾圖。 （2）合并相鄰的最小項，即根據(jù)前述原則畫圈。 （3）寫出化簡后的表達式。每一個圈寫一個最簡與項，規(guī)則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項進行邏輯加，即得最簡與或表達式。,例3.2.6 用卡諾圖化簡邏輯函數(shù)：L（A,B,C,D）=m（0,2,3,4,6,7,10,11,13,14,15）解：（1）由表達式畫出卡諾圖。（2）畫包圍圈，合并最小項，得簡化的與或表達式:,解：（1）由表達式畫出卡諾圖。 （2）畫包圍圈合并最小項， 得簡化的與或表達式:,例3.2.

15、7 用卡諾圖化簡邏輯函數(shù)：,注意：圖中的虛線圈是多余的，應去掉 。,例3.2.8 某邏輯函數(shù)的真值表如表3.2.4所示，用卡諾圖化簡該邏輯函 數(shù)。,（2）畫包圍圈合并最小項。 有兩種畫圈的方法： （a）：寫出表達式：,解：（1）由真值表畫出卡諾圖。,（b）：寫出表達式：,通過這個例子可以看出，一個邏輯函數(shù)的真值表是唯一的，卡諾圖也是唯一的，但化簡結果有時不是唯一的。,2.2、組合邏輯電路的分析方法,分析過程一般包含4個步驟：,例1：組合電路如圖所示，分析該電路的邏輯功能。,解：（1）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，借助中間變量P。,（2）化簡與變換：,（3）由表達式列出真值表。,

16、（4）分析邏輯功能 ： 當A、B、C三個變量不一致時， 電路輸出為“1”，所以這個電路 稱為“不一致電路”。,組合邏輯電路的設計方法,設計過程的基本步驟：,例3.4.1：設計一個三人表決電路，結果按“少數(shù)服從多數(shù)”的原則決定。 解：（1）列真值表：,（3）化簡。,（2）由真值表寫出邏輯表達式：,得最簡與或表達式：,（4）畫出邏輯圖。,如果，要求用與非門實現(xiàn)該邏輯電路， 就應將表達式轉換成與非與非表達式：,畫出邏輯圖如圖所示。,組合邏輯電路設計實例-設計一全加器,2、由真值表可得全加器輸出Fn和進位輸出Cn的表達式為：,1、列一位二進制加法器真值表,3、邏輯函數(shù)化簡,4、畫邏輯電路圖（有錯）,邏

17、輯電路的物理實現(xiàn),TTL 雙極型晶體管 MOS 半導體場效應管,所以輸出為低電平。,一、 NMOS門電路 1NMOS非門,MOS邏輯門電路,邏輯關系：（設兩管的開啟電壓為VT1=VT2=4V，且gm1gm2 ） （1）當輸入Vi為高電平8V時，T1導通，T2也導通。因為gm1gm2，所以兩管的導通電阻RDS1RDS2，輸出電壓為：,（2）當輸入Vi為低電平0V時， T1截止，T2導通。所以輸出電壓為VOH=VDD-VT=8V，即輸出為高電平。 所以電路實現(xiàn)了非邏輯。,2NMOS門電路 （1）與非門,（2）或非門,3一端消去或加上小圓圈，同時將相應變量取反，其邏輯關系不變。,2任一條線一端上的小

18、圓圈移到另一端，其邏輯關系不變。,混合邏輯中邏輯符號的變換,1邏輯圖中任一條線的兩端同時加上或消去小圓圈，其邏輯關系不變。,譯碼器,一譯碼器的基本概念及工作原理 譯碼器將輸入代碼轉換成特定的輸出信號 例：2線4線譯碼器,寫出各輸出函數(shù)表達式：,畫出邏輯電路圖：,1.二進制譯碼器741383線8線譯碼器,二、集成譯碼器,74LS138譯碼器：,工作條件：,工作原理：,將復合的輸入信號變?yōu)槊杜e的輸出信號。,如 A9A0 表示I/O端口地址，每個輸出端對應接口的端口數(shù)量？ Y1、Y4對應端口地址？,8個 08H(88H)、20H(A0H),如 用A15A0 表示16位的地址，已知有4片8KB的存儲器

19、芯片的地址范圍如下 A15A14A13A12 A0 0000H1FFFH 0 0 0 2000H3FFFH 0 0 1 6000H7FFFH 0 1 1 0A000H0BFFFH 1 0 0 設計一個譯碼電路確定這些芯片的片選信號,15,2.3 時序邏輯電路,2.3.1 時序邏輯電路的基本概念 時序邏輯電路的結構及特點 時序邏輯電路任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還與電路的原狀態(tài)有關。 時序電路的特點：（1）含有具有記憶元件（最常用的是觸發(fā)器）。 （2）具有反饋通道。,2.3.2 觸發(fā)器,1觸發(fā)器有兩個基本性質(zhì)：（1）在一定條件下，觸發(fā)器可維持在兩種穩(wěn)定狀態(tài)（0或1狀態(tài)）之一而

20、保持不變；（2）在一定的外加信號作用下，觸發(fā)器可從一個穩(wěn)定狀態(tài)轉變到另一個穩(wěn)定狀態(tài)。 2描寫觸發(fā)器邏輯功能的方法主要有特性表、特性方程、驅動表、狀態(tài)轉換圖和波形圖(又稱時序圖)等。 3按照結構不同，觸發(fā)器可分為： (1) 基本RS觸發(fā)器，為電平觸發(fā)方式。 (2) 同步觸發(fā)器，為脈沖觸發(fā)方式。 (3) 主從觸發(fā)器，為脈沖觸發(fā)方式。 (4) 邊沿觸發(fā)器，為邊沿觸發(fā)方式。 4根據(jù)邏輯功能的不同，觸發(fā)器可分為： (1) RS觸發(fā)器 (2) JK觸發(fā)器 (3) D觸發(fā)器 (4) T觸發(fā)器 （T觸發(fā)器 ） 5同一電路結構的觸發(fā)器可以做成不同的邏輯功能；同一邏輯功能的觸發(fā)器可以用不同的電路結構來實現(xiàn)。 6利用特性方程可實現(xiàn)不同功能觸發(fā)器間邏輯功能的相互轉換。,基本觸發(fā)器,一、基本RS觸發(fā)器 1用與非門組成的基本RS觸發(fā)器 （1）電路結構:由門電路組成的，它與組合邏輯電路的根本區(qū)別在于，電路中有反饋線，即門電路的輸入、輸出