1、2020/8/5,長江大學(xué) 龍從玉,1,1.1、熟悉集成門電路的邏輯符號和引腳排列規(guī)律； 1.2、掌握TTL 、 CMOS門電路邏輯功能測試方法； 1.3、掌握TTL 、 CMOS門電路的使用規(guī)則和注意事項； 1.4、熟悉三態(tài)門和集電極開路門的功能和使用方法。,一、集成門電路使用及邏輯功能測試,1、實驗?zāi)康?2、實驗設(shè)備與器材,2.1、數(shù)字示波器：TDS1002 或模擬示波器：TDS1002 ； 2.2、函數(shù)信號發(fā)生器：EE1641D ； 2.3、可跟蹤直流穩(wěn)定電源：SS3323； 2.4、數(shù)字實驗箱：CDS-02、數(shù)字萬用表：UT58A 。 2.5、IC:74LS00、74HC00、74LS

2、04、74LS125及74LS03。,2020/8/5,長江大學(xué) 龍從玉,2,圖-1 74LS00外引線排列圖,TTL與非門74LS00的標記缺口向左正面放置，左下角為管腳1，管腳按逆時針順序排列。 CMOS 與非門74HC00 的外引線排列同圖-1。,3.1、典型集成與非門電路：,Y,3、實驗原理,與非門邏輯功能描述：輸入有“0”，輸出“1”。,A B,1）兩輸入與非門的邏輯表達式為: _ Y=AB 2）兩輸入與非門的標準邏輯符號是：,*集電極開路(OC門)與非門74LS03的引線排列同圖-1。,8,1,2,3,4,5,6,7,12,10,9,13,12,14,VCC A4 B4 Y4 A3

3、 B3 Y3,A1 B1 Y1 A2 B2 Y2 GND,&,&,&,&,74LS00,2020/8/5,長江大學(xué) 龍從玉,3,CMOS （與非門74HC00 或4011）門電路： (CMOS工作電壓3-18V，為便于與TTL對比取5V電壓): 低電平0輸入電壓范圍UIL ：0 1.5V。 高電平1輸入電壓范圍UIH ：3.5 5V。 低電平0輸出電壓范圍UOL： 0 0.3V。 高電平1輸出電壓范圍UOH ：4.55V。,TTL （與非門74LS00）門電路： 低電平0輸入電壓范圍UIL ：00.8V。 高電平1輸入電壓范圍UIH ：25V。 低電平0輸出電壓范圍UOL： 00.4V。 高電

4、平1輸出電壓范圍UOH ：2.45V。,3 ） TTL與CMOS集成門有效高/低電平的電壓范圍：,門電路輸出高電平、低電平的電壓值與是否接負載有關(guān)，沒接負載時電壓較高。,2020/8/5,長江大學(xué) 龍從玉,4,1）六非門（反相器）的邏輯表達式為: Y= 2）非門的標準邏輯符號是：,3.2、六非門（反相器）74LS04,1,A,Y,圖- 2 74LS04外引線排列圖,非門邏輯功能描述：輸入輸出電平相反！,*另：非門反相 放大器符號,2020/8/5,長江大學(xué) 龍從玉,5,1）集電極開路門 (OC門)電路的結(jié)構(gòu)與工作原理： OC門TTL與非門刪去電壓跟隨器，必須外加上拉電阻RP至電源，才能實現(xiàn)正常

5、邏輯功能。OC 與非門電路如右下圖：, ,Y,A B,VCC,(OC)與非門電路,3.3、TTL集電極開路(OC)門,2） OC門的應(yīng)用： 帶動負載電壓高于5伏的負載。 實現(xiàn)線與(兩OC與非門輸出端并聯(lián)實現(xiàn)線與邏輯的功能)： OC門需經(jīng)外接上拉電阻RP接至外加電源后，電路才能實現(xiàn)與非邏輯功能。由于這一特點OC門可以實現(xiàn)線與的功能。 普通與非門的輸出不可并聯(lián)！,OC門上拉電阻RP的實驗的確定法： Rpmax ：調(diào)節(jié)RP使VOH3.0V，測出此時的RP值，即為RPmax。 RPmin ：調(diào)節(jié)RP使VOL0.4V，測出此時的RP值，即為RPmin。,*OC門74LS03的引線排列與 74LS00相同

6、！,2020/8/5,長江大學(xué) 龍從玉,6,三態(tài)(TSL)門結(jié)構(gòu)與工作原理：是在普通門電路中增加三態(tài)鉗位電路，增加了使能控制端EN，可分EN=1工作與EN=0工作兩種，輸出有3種狀態(tài)：高電平、低電平和無邏輯意義高阻狀態(tài)。 以74LS125三態(tài)門為例：標準符號,1 EN,1 Y,A 2 NE1,3.4、三態(tài)(TSL)門,圖-3 74LS125 外引線排列圖,2020/8/5,長江大學(xué) 龍從玉,7,4、實驗內(nèi)容與實驗步驟：,3 Y,&,A 1,B 2,將TTL與非門74LS00邏輯功能測量電路如圖- 4。IC的7腳接地GND，14腳接5V 電源VCC。取任1與非門，分別將高電平/低電平加在輸入端A

7、、B上，觀測輸出端Y指示電平的發(fā)光管，測量相應(yīng)輸出端Y電壓，將測試結(jié)果填入表-1中。 用相同方法測量COMS與非門。,圖- 4 TTL與非門邏輯功能測量圖,7 GND,VCC=5V 14,4.1、與非門邏輯功能測試,數(shù)據(jù)開關(guān),V,2020/8/5,長江大學(xué) 龍從玉,8,4.2、非門74LS04邏輯功能測試,EN,圖- 5 74LS125邏輯功能測試電路,2 1,3Y,A1 EN1,在74LS125中，任選三態(tài)門，分別在控制端EN、輸入端A加入不同的高、低電平，測試三態(tài)門高阻態(tài)輸出、高電平或低電平輸出，記錄在表-3中，驗證電路的邏輯功能。,VCC=5V 14,7 GND,4.3、三態(tài)門74LS1

8、25邏輯功能測試,在非門74LS04中，任取非門，分別將高/低電平加輸入端A，測量輸出端Y的電平/電壓記錄在表-2中。,2020/8/5,長江大學(xué) 龍從玉,9,4.4、三態(tài)門74LS125的應(yīng)用,EN,EN,圖- 5 74LS125邏輯功能測試電路,EN,2 1,5 4,9 10,3Y,6Y,8Y,圖- 6 74LS125組成總線傳輸電路,A1,A2,A3,EN1,EN2,EN3,1）74LS125的單向總線傳輸 74LS125的單向總線傳輸，是利用三態(tài)門控制端，把各三態(tài)門的輸入信號輪流傳輸?shù)娇偩€上。如圖- 6。,2）輸入端A1/A2/A3分別接信號1Hz/4Hz/8Hz脈沖信號；3輸出端一起

9、接發(fā)光二極管。 3個使能端均接高電平，用示波器觀測輸出波形與發(fā)光狀況。 依次單獨將低電平接EN1、EN2、EN3，觀測總線輸出波形與電平狀況。記錄于表-4中。,2020/8/5,長江大學(xué) 龍從玉,10,4.5、集電極開路（OC）門測試及應(yīng)用,從74LS03中任選一OC與非門，按以下兩方法接線并測試。 1）將 OC與非門不接上拉電阻RP，分別在輸入A、B端接高、低電平，觀測輸出端電平及電壓。,2）在OC門與非門輸出端接上電阻RP，重復(fù)上述測量。,3）驗證OC與非門的線與功能： F=F1F2=ABCD 從74LS03中選兩OC與非門，按圖-5實驗電路，驗證OC與非門電路線與邏輯功能，記錄于表-4中

10、。, ,+5V,A B,(OC)與非門,Y,C D,圖- 7 74LS03線與邏輯電路, ,RP,2020/8/5,長江大學(xué) 龍從玉,11,扇出系數(shù)N：低電平輸出電流IOL與低電平輸入電流 IIL之比，是指驅(qū)動同類門電路的數(shù)目，用以衡量帶負載能力。扇出系數(shù)N=IOL/IIL。,100,100,10K,IIL,IOL,a.低電平輸入電流 IIL: 指輸入端接地電流。在輸入端串聯(lián)100電阻接地，測量電壓UR。則：IIL=UR/R.,b.低電平輸出電流IOL 指輸出端為低電平的輸出電流?？捎肐C輸出端串聯(lián)10K的變阻器接VCC，調(diào)節(jié)電位器RW，使輸出低電平為(0.200.30V）時。測量100電阻電

11、壓U100。 則IOL= U100/100。,1,2,3 Y,7 GND,VCC 14,&,V,1）*測量TTL與非門扇出系數(shù)N 如圖-4所示,圖- 8 扇出系數(shù)測量電路,1,2,3 Y,7 GND,VCC 14,&,4.6、與非門的參數(shù)測試,(1)測量低電平輸入電流,(2)測量低電平輸出電流,2020/8/5,長江大學(xué) 龍從玉,12,2） 與非門的電壓傳輸特性 逐點測量法 (TTL/CMOS),電壓傳輸特性是TTL與非門輸出電壓與輸入電壓之間的關(guān)系曲線。 按電路圖9接線，通電調(diào)節(jié)輸入電壓ui，測量相應(yīng)輸出電壓 uo（在輸出uo突變段要每0.1V取點 ）。 根據(jù)測量數(shù)據(jù)作出電壓傳輸特性曲線。標

12、出TTL門電路主要參數(shù)： uOH、uOL、uON、uOFF等。,圖- 9 測定TTL與非門電壓傳輸特性電路圖,0.5,1.5,2.5,3.5,ui,uo,0,0.5 1.0 1.5 2.0,uOH,uOL,uON,uOFF,1,2,3 Y,7 GND,VCC 14,&,10K,V,2020/8/5,長江大學(xué) 龍從玉,13,將與非門的兩輸入端并聯(lián)以后，接信號源的函數(shù)信號輸出端。 示波器的CH1接與非門的輸入端；CH2接與非門的輸出端。,3）用示波器法測量TTL與非門的電壓傳輸特性 如圖-10所示,信號源 VPP=4V. f=500hz,示波器,調(diào)節(jié)信號源輸出VPP=4V，f=500hz的三角波信

13、號。 示波器的顯示方式 選用XY顯示方式. CH1用500mv/格, CH2用1v/格。 調(diào)節(jié)信號源輸出直流電平就可從示波器屏上看到與非門的電壓傳輸特性曲線。,圖- 10 示波器測量與非門電壓傳輸特性,1,2,3 Y,7 GND,VCC 14,&,2020/8/5,長江大學(xué) 龍從玉,14,4）與非門的動態(tài)測試：測試電路如圖- 6,B,A,“1”,當(dāng)輸入 B=1,輸出uo=？,當(dāng)輸入B=0,uo,“0”,&,輸入信號Aui,ui,輸出uo,0,0,0,將函數(shù)發(fā)生器接為TTL輸出，=1kHz，接入與非門輸入端 A. 當(dāng)輸入端B接1時，用示波器同時觀察A端輸入ui和輸入出u0的波形。當(dāng)輸入端B接0時

14、，觀察A端輸入ui和輸入出u0的波形。,圖- 11 與非門動態(tài)測試電路,2020/8/5,長江大學(xué) 龍從玉,15,5.1、TTL與非門對電源電壓的穩(wěn)定性要求較嚴，只允許在5V上有10的波動。超過5.5V，易使器件損壞；低于4.5V又易導(dǎo)致器件的邏輯功能不正常。 5.2、TTL與非門不用的輸入端允許懸空，可接高電平，不能接低電平！TTL與非門的輸出端不允許直接接電源電壓或地，也不能并聯(lián)使用! 5.3、CMOS與非門不用的輸入端不能懸空！應(yīng)按邏輯功能的要求接VDD或VSS!CMOS與非門輸出端不允許直接接電源VDD或VSS! 5.4、CMOS電路的輸入電壓Vi應(yīng)滿足VssViVDD，以防止輸入保護電路中的二極管正向?qū)?，產(chǎn)生大電流。實驗時，應(yīng)先接通電源VDD和VSS，后加輸入信號Vi，關(guān)機時要先撤除Vi后關(guān)閉VDD和VSS。 5.5、集成芯片使用時，特別注意與電源和地的正確聯(lián)接。,5、實驗注意事項：,2020/8/5,長江大學(xué) 龍從玉,16,6.1、認真記錄各組門電路功能測試電路及測試數(shù)據(jù)及結(jié)果的記錄，與相關(guān)門電路的功能表對比，驗