1、數(shù)字電子技術(shù)基礎(chǔ)(第五版)教學(xué)課件，王鴻，閻石，清華大學(xué)，聯(lián)系地址：清華大學(xué)自動(dòng)化系，郵編：100084郵箱：王_電話：(010)62792973，第四章組合邏輯電路，4.1概述一。組合邏輯電路的特點(diǎn)就電路結(jié)構(gòu)而言，任何時(shí)候的輸出只取決于當(dāng)時(shí)的輸入。沒有內(nèi)存(存儲(chǔ))元素；2.邏輯功能的描述；1.因果關(guān)系的邏輯抽象分析，確定定義邏輯狀態(tài)(賦值)的輸入/輸出變量的含義，以及真值表的列表；2.寫出函數(shù)表達(dá)式；4.選擇設(shè)備類型；4.根據(jù)所選設(shè)備：簡化邏輯表達(dá)式(使用門)、轉(zhuǎn)換它們(使用MSI)或進(jìn)行相應(yīng)的描述(PLD)；5.4.2.2畫出組合邏輯電路的設(shè)計(jì)方法，設(shè)計(jì)實(shí)例：設(shè)計(jì)一個(gè)邏輯電路來監(jiān)控交通信號(hào)

2、燈的狀態(tài)，設(shè)計(jì)實(shí)例：1。抽象輸入變量：紅(R)、黃(A)、綠(G)輸出變量：故障信號(hào)(Z) 2。寫出邏輯表達(dá)式，設(shè)計(jì)示例：3。4.3幾種常見的組合邏輯電路，4.3.1編碼器編碼：將每個(gè)輸入的高/低電平信號(hào)轉(zhuǎn)換成相應(yīng)的二進(jìn)制碼，普通編碼器，優(yōu)先編碼器，1。普通編碼器，特點(diǎn)：任何時(shí)候只能輸入一個(gè)編碼信號(hào)。例如：3位二進(jìn)制普通編碼器，用不相關(guān)的術(shù)語簡化，可以得到：2。優(yōu)先編碼器。特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只能對(duì)優(yōu)先級(jí)最高的信號(hào)進(jìn)行編碼。示例：8線3線優(yōu)先級(jí)編碼器(讓I7具有最高優(yōu)先級(jí)，I0具有最低優(yōu)先級(jí))，低電平，示例：74HC148，選通信號(hào)，附加輸出信號(hào)，當(dāng)0時(shí)，電路在沒有編碼輸入

3、的情況下工作，當(dāng)0時(shí)，電路在有編碼輸入的情況下工作，附加輸出信號(hào)的狀態(tài)和含義，以及控制端子。示例：使用兩個(gè)8線3線優(yōu)先級(jí)編碼器和16線4線優(yōu)先級(jí)編碼器，其中，優(yōu)先級(jí)最高的是，第一個(gè)是高優(yōu)先級(jí)。只有當(dāng)(1)沒有編碼輸入時(shí)，(2)當(dāng)?shù)谝粋€(gè)片段被允許工作時(shí)，這意味著該對(duì)的較低3位輸出應(yīng)該是兩個(gè)片段的“或”、三、二輸出。最低輸入低電平信號(hào)變成相應(yīng)的十進(jìn)制碼、4.3.2解碼器，解碼：將每個(gè)輸入二進(jìn)制碼轉(zhuǎn)換成相應(yīng)的輸出高電平和低電平信號(hào)。常用的有：二進(jìn)制解碼器、二進(jìn)制-十進(jìn)制解碼器、顯示解碼器等。二進(jìn)制解碼器示例：3線8線解碼器，真值表的邏輯表達(dá)式：由電路實(shí)現(xiàn)，由二極管和門陣列組成的3線8線解碼器，集成解

4、碼器示例：74HC138，低電平輸出，附加控制端，74HC138的功能表：帶附加控制端的擴(kuò)展示例：使用74HC138(3線8線解碼器)4線16線解碼器、D3=1、D3=0、二進(jìn)制和二進(jìn)制解碼器將輸入BCD碼的10個(gè)碼轉(zhuǎn)換為除高電平和低電平輸出信號(hào)BCD碼以外的10個(gè)偽碼，輸出中不產(chǎn)生低電平信號(hào)。例如：74HC42、n位二進(jìn)制解碼器給出n個(gè)變量的所有最小項(xiàng)；任何函數(shù)組合N位二進(jìn)制解碼輸出的最小項(xiàng)，以獲得輸入變量不大于N2的任何組合函數(shù)。例如，用74HC138設(shè)計(jì)一個(gè)多輸出組合邏輯電路，輸出邏輯函數(shù)公式為：4。顯示解碼器，1。七段字符顯示，如：2。BCD七段字符顯示解碼器(代碼轉(zhuǎn)換器)7444。七

5、段真值表卡諾圖，BCD顯示解碼器7448的邏輯圖，7448的附加控制信號(hào)：(1)燈測試輸入，當(dāng)Ya Yg全部設(shè)置為1、7448；(2)零輸出輸入，當(dāng)，當(dāng)，當(dāng)所述燈的輸入控制端不管輸入狀態(tài)如何都熄滅輸出信號(hào)，并且所述零熄滅的輸出端僅在輸入信號(hào)被輸入并熄滅時(shí)給出低電平，從而指示解碼器熄滅了應(yīng)該顯示的零。示例：利用和的配合實(shí)現(xiàn)多位顯示系統(tǒng)的零點(diǎn)熄滅控制，整數(shù)部分：最高位為0，熄滅后，輸出輸入信號(hào)的小數(shù)部分作為下一個(gè)最高位：最低位為0，熄滅后，輸出輸入信號(hào)作為下一個(gè)最低位。4.3.3數(shù)據(jù)選擇器一.工作原理，例如，“四選一”，74HC153分析“四選一”之一，例如，將兩個(gè)“四選一”連接成“八選一”。從四

6、個(gè)輸入中選擇八個(gè)數(shù)據(jù)中的一個(gè)需要一個(gè)3位地址碼來指定其中的任何一個(gè)。2.設(shè)計(jì)帶有數(shù)據(jù)選擇器的組合電路。1.基本原理具有N位地址輸入的數(shù)據(jù)選擇器可以產(chǎn)生任何輸入變量不大于N 1的組合函數(shù)，例如：4.3.4加法器、1位加法器、1位加法器、半加法器。將兩個(gè)1位二進(jìn)制數(shù)、相加。全加器：將兩個(gè)1位二進(jìn)制數(shù)相加，從低位74LS183、74HC183、2進(jìn)位。多位加法器，串行進(jìn)位加法器優(yōu)點(diǎn)：簡單缺點(diǎn)：速度慢，2。超前進(jìn)位加法器的基本原理：加到I位的進(jìn)位輸入信號(hào)在兩個(gè)加數(shù)的I位之前。優(yōu)點(diǎn)：速度快，每1位的和與最后一次進(jìn)位基本上同時(shí)產(chǎn)生。缺點(diǎn)：電路復(fù)雜。74LS283，3。用加法器設(shè)計(jì)組合電路，基本原理：如果你

7、能產(chǎn)生函數(shù)，你能把它轉(zhuǎn)換成輸入變量，并把它加到輸入變量上。如果你能生成函數(shù)，你可以把它轉(zhuǎn)換成輸入變量，并把它加到常量中。例如，將BCD的8421代碼轉(zhuǎn)換為剩余的3個(gè)代碼，并想：已知x是一個(gè)3位二進(jìn)制數(shù)(其值小于或等于5)，嘗試實(shí)現(xiàn)Y=3X并用7段數(shù)碼管顯示。Y=3X、D2，D1，D0，4.3.5數(shù)字比較器，用于比較兩個(gè)二進(jìn)制數(shù)的數(shù)值。1位數(shù)字比較器A和B與2位數(shù)字比較器之間的比較有三種可能的結(jié)果。原理：從高位開始比較，在比較下一位之前，只有高位相等。例如：2。集成電路CC14585實(shí)現(xiàn)了4位二進(jìn)制數(shù)的比較，3。比較兩個(gè)8位二進(jìn)制數(shù)4.4的大小。組合邏輯電路中的競爭冒險(xiǎn)現(xiàn)象，4.4.1競爭冒險(xiǎn)現(xiàn)

8、象及其原因1。什么是“競爭”？兩個(gè)輸入“同時(shí)變?yōu)橄喾吹倪壿嬰娖健?，這意味著在3線和2線4線解碼器中存在“競爭”競爭風(fēng)險(xiǎn)現(xiàn)象，4.4.2 *略4.4.3消除競爭風(fēng)險(xiǎn)現(xiàn)象的方法1。濾波電容的尖峰脈沖非常窄，用很小的電容就可以將尖峰削弱到VTH以下。其次，引入選通脈沖作為選通脈沖的作用時(shí)間，當(dāng)電路達(dá)到穩(wěn)定后，P的高電平周期的輸出信號(hào)不會(huì)有峰值。3.修改邏輯設(shè)計(jì)實(shí)例：4.5用multisim :分析組合邏輯電路實(shí)例，用multisim分析邏輯電路，找出電路的邏輯函數(shù)公式和邏輯真值表。第5章觸發(fā)器，5.1概述，1。它用于記憶1位二進(jìn)制信號(hào)。1.有兩種狀態(tài)可以單獨(dú)保存。2.它可以根據(jù)輸入信號(hào)設(shè)置為0或1。

9、2.分類1。根據(jù)觸發(fā)模式(電平、脈沖、邊沿)。2.根據(jù)邏輯功能(RS，JK，D，T)，5.2 SR鎖存器1。電路結(jié)構(gòu)和工作原理。例如：5.3電平觸發(fā)觸發(fā)器、1。電路結(jié)構(gòu)和工作原理。在CLK=1的整個(gè)時(shí)間里，S和R的變化將引起輸出狀態(tài)的變化。D觸發(fā)器、5.4脈沖觸發(fā)觸發(fā)器，第一，電路結(jié)構(gòu)和工作原理，為了提高可靠性，要求輸出狀態(tài)每CLK周期只能改變一次、(5)列出真值表，第二，脈沖觸發(fā)模式的動(dòng)作特性，以及、5.5邊沿觸發(fā)觸發(fā)器，以提高可靠性和增強(qiáng)抗干擾能力。保持阻塞觸發(fā)門tpd的邊沿觸發(fā)與CMOS傳輸門的邊沿觸發(fā)，1。電路結(jié)構(gòu)和工作原理。由兩級(jí)D觸發(fā)器組成的邊沿觸發(fā)器，CMOS傳輸門邊沿觸發(fā)器的邏輯功能和描述方法，5.6.1觸發(fā)器按邏輯功能分類。在時(shí)鐘控制觸發(fā)器中，由于不同的輸入模式(單端、雙端輸入)和子狀態(tài)()隨輸入變化的不同規(guī)則，1。SR觸發(fā)器1。定義：在時(shí)鐘信號(hào)的作用