1、模數(shù)變換的深入探討（8）,2020/8/31,1,2020/8/31,2,仿真：Clock Jitter消除諧波的效應(yīng)（1）,理想ADC的情況，采用理想時鐘信號采樣 如前所述，由于采樣時鐘與輸入信號的相關(guān)性，其量化誤差不是白譜，呈現(xiàn)量化諧波現(xiàn)象,計算機仿真結(jié)果：ADC的位數(shù)是14位，信號頻率為59MHz，采樣頻率是80MSPS,SNR=85.36dB，SFDR=95.5dBc=96.5dBFS,2020/8/31,3,仿真：Clock Jitter消除諧波的效應(yīng)（2）,理想ADC的情況，在采樣時鐘上加了j=0.5ps的時鐘晃動 可以明顯地看到，由于時鐘晃動的引入，量化諧波現(xiàn)象大為改善，SFDR

2、從96.5dBFS提高到106.5dBFS 當(dāng)然，信噪比也由此下降，從85.36dB降到74.32dB,計算機仿真結(jié)果：ADC的位數(shù)是14位，信號頻率為59MHz，采樣頻率是80MSPS,2020/8/31,4,仿真：Clock Jitter消除諧波的效應(yīng)（3）,帶有DNL的非理想ADC的情況 采用理想時鐘信號采樣，由于小的DNL存在，諧波和SFDR都有小的變差,計算機仿真結(jié)果：ADC的位數(shù)是14位，信號頻率為59MHz，采樣頻率是80MSPS,SNR=82.82dB，SFDR=94.9dBc=95.9dBFS,2020/8/31,5,仿真：Clock Jitter消除諧波的效應(yīng)（4）,帶有D

3、NL的非理想ADC的情況，但在采樣時鐘上加了j=0.5ps的時鐘晃動 由于時鐘晃動的引入，量化諧波現(xiàn)象大為改善 但由于DNL的作用，SFDR并不能象以前提高到106.5dBFS， 只能提高到101.9dBFS 而信噪比更差一點，降到SNR=73.98dB,計算機仿真結(jié)果：ADC的位數(shù)是14位，信號頻率為59MHz，采樣頻率是80MSPS,2020/8/31,6,高速高精度ADC用途,超高速數(shù)據(jù)采集系統(tǒng) 無線電信號監(jiān)聽、合成孔徑雷達(dá)、超聲波、雷達(dá)、激光雷達(dá) 現(xiàn)代通訊：軟件無線電、衛(wèi)星通訊 測試與儀器 科學(xué)研究 國防 ,提高數(shù)據(jù)采集性能,單片集成電路ADC（傳統(tǒng)方法） 工藝的改進(jìn) 高速瞬態(tài)采樣（S

4、CA + ADC） 現(xiàn)有技術(shù)條件下如何提高？ 精度 平均（ Signal Averaging） 速度 并行、交替工作(Time Interleaving) 時間擴展型技術(shù)(Time Stretching),2020/8/31,7,2020/8/31,8,單片集成電路,商用高速ADC 多是Flash型ADC與并行交替采樣技術(shù)的結(jié)合 Rockwell的RAD008、ATMEL的AT84AD001、E2V的EVX8AQ160、NS的ADC08D1500、Maxim的MAX108等 專用ASIC設(shè)計 多是開關(guān)電容陣列與Wilkinson型等其他ADC的結(jié)合（SCA + ADC） 用于事例率不高的波形數(shù)

5、字化,2020/8/31,9,專用ASIC設(shè)計ADCDRS,Channel 0,Channel 1,Channel 2,Channel 3,Channel 4,Channel 5,Channel 6,Channel 7,Domino Wave,0,clock,0,0,0,0,0,0,0,DRS4,Connect channels externally to keep high bandwidth limited by bond wires (PCB or analog switches),DRS4 can be partitioned in: 8x1024, 4x2048, 2x4096, 1

6、x8192 cells,基于DRS4的waveform digitizing設(shè)計,2020/8/31,10,基于開關(guān)電容矩陣的波形數(shù)字化技術(shù)研究,2020/8/31,11,專用ASIC設(shè)計ADC的用途,波形數(shù)字化,“oscilloscope on a chip”,Signal Averaging提高信噪比,現(xiàn)有技術(shù)條件下不降低速度提高精度 理論上4片同樣的ADC輸出相加可提高信噪比6dB（有效位1位） VS1=VS2=VS3=VS4，信號幅度直接相加 幅度4 各ADC噪聲不相關(guān)，噪聲幅度是方和根（root-sum-square, RSS） 幅度2 信噪比增加20lg(4/2)=6.02 有效位

7、增加1 更多片ADC平均將更有效提高信噪比 Averaging還可降低offset、gain誤差 但不能提高線性和SFDR 由最差的一片ADC決定,2020/8/31,12,AD10678芯片,ADI公司 集成4個AD6645 (14bit ADC)、時鐘分配系統(tǒng)、1個CPLD（實現(xiàn)高速數(shù)字加法） 分辨率：16 bit SNR of 80dBFS up ot 70MHz AD6645：SNR=74dB，ENOB12bit AD10678：SNR=80db，ENOB13bit 采樣率：80MSPS 模擬帶寬0.4MHz 220MHz,2020/8/31,13,SNR=80.22dB,多通道封裝的

8、ADC芯片有利于Averaging的設(shè)計： AD9229：4通道、12bit65MSPS AD9252：8通道、14bit50MSPS,2020/8/31,14,Time Interleaving提高采樣率,1980年，由美國的Black和Hodges提出 M個并行的ADC共同對同一個模擬輸入信號進(jìn)行變換 各ADC的變換時鐘依次錯開一個固定的相位， 使各ADC以一個固定的時間間隔依次對輸入信號進(jìn)行變換 最后，所有的ADC的數(shù)字輸出再按相同的規(guī)律匯總在一起，形成一個總的數(shù)字輸出,等效于將ADC的采樣速率提高了M倍,2020/8/31,15,并行交替型ADC的采樣原理,2020/8/31,16,d

9、elays (200ps/8 = 25ps),6 GSPS * 8 = 48 GSPS,Possible with delay is implemented on PCB,或者,2020/8/31,17,典型應(yīng)用：寬帶數(shù)字示波器,Agilent公司8位4GSPS ADC （Max: 20GSPS） 0.35m CMOS工藝 DLL時鐘內(nèi)插技術(shù) 32通道并行的S/H技術(shù) 32通道并行的流水線型ADC技術(shù) 32通道的并行位變換技術(shù),典型應(yīng)用：ADI公司芯片,2020/8/31,18,AD12500:12-bit, 500-MSPS ADC,2020/8/31,19,并行采樣的難點：通道間失配,增益

10、失配（Gain Mismatch） 由采樣電路和量化過程中各通道增益不一致而引起 導(dǎo)致采樣信號的幅度調(diào)制 時鐘相位失配（Time-Skew Mismatch） 由于多相時鐘不完全理想及PCB 板布線的延遲不一樣而引起 導(dǎo)致采樣信號的相位調(diào)制 增益誤差和時間相位誤差相互影響，在頻譜上導(dǎo)致原始信號頻譜在單通道采樣率整數(shù)倍頻點上的頻譜搬移 偏置/零點失配（Offset Mismatch） 各通道直流偏置不一致而引起 導(dǎo)致在頻譜上單通道采樣率整數(shù)倍的頻點上出現(xiàn)偽譜線,2020/8/31,20,增益失配,2020/8/31,21,增益失配的時域和頻域分析,時域,頻域,基本誤差信號周期等于單個ADC采樣周

11、期（fs/M） 誤差信號的幅度被輸入正弦信號的幅度所調(diào)制 最大誤差發(fā)生在輸入正弦波的峰值處 誤差信號的包絡(luò)線頻率等于輸入正弦波頻率,頻域中的噪聲峰： fnoise=fin+k x fs/M k = mod(i/M) 噪聲頻率與輸入信號頻率相關(guān) 噪聲頻率與采樣頻率相關(guān),2020/8/31,22,計算機仿真：增益誤差的引入的失真,采樣率：1GSPS；信號：88MHz,G1 = G*(1-0.02); G2 = G*(1+0.02); G3 = G*(1-0.01); G4 = G*(1+0.01),四通道TIADC的gain error：,2020/8/31,23,時鐘相位失配,2020/8/31

12、,24,時鐘相位失配的時域和頻域分析,時域分析,頻域分析,基本誤差信號周期等于單個ADC采樣周期（fs/M） 誤差信號的幅度被輸入正弦信號的導(dǎo)數(shù)所調(diào)制 最大誤差發(fā)生在輸入正弦波的過零處 誤差信號的包絡(luò)線頻率等于輸入正弦波頻率，但 相位與增益誤差信號相差90度,頻域中的噪聲峰：fnoise =fin+k x fs/M k = mod(i/M) 噪聲頻率與輸入信號頻率相關(guān) 噪聲頻率與采樣頻率相關(guān),2020/8/31,25,計算機仿真：時鐘誤差的引入的失真,四通道TIADC的Clock Error:,deltaT1 = 0; deltaT2 = -0.02*Ts; deltaT3 = 0.04*Ts; deltaT4 = 0.03*Ts,采樣率：1GSPS；信號：88MHz,2020/8/31,26,偏置失配,2020/8/31,27,偏置失配的時域和頻域分析,時域分析,頻域分析,誤差與輸入信號在時域和頻域均無關(guān) 誤差信號周期等于單個ADC采樣周期,頻域中的噪聲峰：fnoise=