1、概述,第 3 章組合邏輯電路,組合邏輯電路中的競爭冒險,加法器和數值比較器,數據選擇器與數據分配器,譯碼器,編碼器,組合邏輯電路的分析和設計方法,本章小結,主要要求：,掌握組合邏輯電路和時序邏輯電路的概念。,了解組合邏輯電路的特點與描述方法。,概述,一、組合邏輯電路的概念,指任何時刻的輸出僅取決于該時刻輸入信號的組合，而與電路原有的狀態(tài)無關的電路。,數字電路根據邏輯功能特點的不同分為,指任何時刻的輸出不僅取決于該時刻輸入信號的組合，而且與電路原有的狀態(tài)有關的電路。,二、組合邏輯電路的特點與描述方法,組合電路的描述方法主要有邏輯表達式、 真值表、卡諾圖和邏輯圖等。,主要要求：,理解組合邏輯電路分

2、析與設計的基本方法。,熟練掌握邏輯功能的邏輯表達式、真值表、 卡諾圖和邏輯圖表示法及其相互轉換。,3.1組合邏輯電路的分析方法和設計方法,一、組合邏輯電路的基本分析方法,分析思路：,基本步驟：,根據給定邏輯電路，找出輸出輸入間的邏輯關系，從而確定電路的邏輯功能。,例 分析下圖所示邏輯 電路的功能。,解：,(1)寫出輸出邏輯函數式,Y,Y1,(3)分析邏輯功能,根據異或功能可列出真值表如右表；也可先求標準與或式，然后得真值表。后者是分析電路的常用方法，下面介紹之。,通過分析真值表特點來說明功能。,A、B、C 三個輸入變量中，有奇數個 1時，輸出為 1，否則輸出為 0。因此，圖示電路為三位判奇電路

3、，又稱奇校驗電路。,初學者一般從輸入向輸出逐級寫出各個門的輸出邏輯式。熟練后可從輸出向輸入直接推出整個電路的輸出邏輯式。,由 Si 表達式可知，當輸入有奇數個 1 時，Si = 1，否則 Si = 0。,例 分析下圖電路的邏輯功能。,解：,(2)列真值表,(1)寫出輸出邏輯函數式,由 Ci-1 表達式可畫出其卡諾圖為：,可列出真值表為,(3)分析邏輯功能,將兩個一位二進制數 Ai 、Bi 與低位來的進位 Ci-1 相加，Si 為本位和，Ci 為向高位產生的進位。這種功能的電路稱為全加器。,二、組合邏輯電路的基本設計方法,設計思路：,基本步驟：,分析給定邏輯要求，設計出能實現(xiàn)該功能的組合邏輯電路

4、。,分析設計要求并列出真值表求最簡輸出邏輯式畫邏輯圖。,首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號與邏輯取值(即規(guī)定它們何時取值 0 ，何時取值1) 。然后分析輸出變量和輸入變量間的邏輯關系，列出真值表。,根據真值表用代數法或卡諾圖法求最簡與或式，然后根據題中對門電路類型的要求，將最簡與或式變換為與門類型對應的最簡式。,下面通過例題學習 如何設計組合邏輯電路,(一)單輸出組合邏輯電路設計舉例,例 設計一個A、B、C三人表決電路。當表決某個提案時， 多數人同意，則提案通過，但A具有否決權。用與非門實現(xiàn)。,解：,(1)分析設計要求，列出真值表,設 A、B、C 同意提案時取值

5、為 1，不同意時取值為 0；Y 表示表決結果，提案通過則取值為 1，否則取值為 0?？傻谜嬷当砣缬?。,(2)化簡輸出函數,Y=AC+AB,用與非門實現(xiàn),，并求最簡與非式,(3)根據輸出邏輯式畫邏輯圖,(二)多輸出組合邏輯電路設計舉例,解：,(2) 求最簡輸出函數式,Ci = Ai Bi,(3) 畫邏輯圖,例 試設計半加器電路。,將兩個 1 位二進制數相加，而不考慮低位進位的運算電路，稱為半加器。,(1)分析設計要求， 列真值表。,半加器電路能用與非門實現(xiàn)嗎？,用與非門實現(xiàn)的半加器電路為,主要要求：,理解編碼的概念。,理解常用編碼器的類型、邏輯功能和使用方法。,3.2編碼器,一、編碼器的概念與類

6、型,編碼,將具有特定含義的信息編成相應二進制代碼的過程。,實現(xiàn)編碼功能的電路,用 n 位二進制數碼對 2n 個輸入信號進行編碼的電路。,二、二進制編碼器,由圖可寫出編碼器的輸出邏輯函數為,由上式可列出真值表為,原碼輸出,被編信號高電平有效。,8 線 3 線編碼器,三、二十進制編碼器,將 0 9 十個十進制數轉換為二進制代碼的電路。又稱十進制編碼器。,原碼輸出,10 線 4 線編碼器,被編信號 高電平有效,為何要使用優(yōu)先編碼器？,四、優(yōu)先編碼器 (即 Priority Encoder),允許同時輸入數個編碼信號，并只對其中優(yōu)先權最高的信號進行編碼輸出的電路。,普通編碼器在任何時刻只允許一個輸入端

7、請求編碼，否則輸出發(fā)生混亂。,二 - 十進制優(yōu)先編碼器 CT74LS147,反碼輸出,依 次 類 推,主要要求：,理解譯碼的概念。,掌握二進制譯碼器 CT74LS138 的邏輯功能和 使用方法。,3.3譯碼器,理解其他常用譯碼器的邏輯功能和使用方法。,掌握用二進制譯碼器實現(xiàn)組合邏輯電路 的方法。,一、譯碼的概念與類型,譯碼是編碼的逆過程。,將表示特定意義信息的二進制代碼翻譯出來。,實現(xiàn)譯碼功能的電路,二、二進制譯碼器,將輸入二進制代碼譯成相應輸出信號的電路。,譯碼輸出高電平有效,譯碼輸出低電平有效,2-4 線譯碼器電路與工作原理演示,( 一 ) 3 線 8 線譯碼器 CT74LS138 簡介,

8、(一) 3 線 8 線譯碼器 CT74LS138 簡介,3 位二進制碼輸入端,8 個譯碼輸出端 低電平有效。,實 物 圖 片,允許譯碼器工作,禁止譯碼,0,0,輸出邏輯函數式,二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項。,( 二 ) 用二進制譯碼器實現(xiàn)組合邏輯函數,由于有 A、B、C 三個變量，故選用 3 線 - 8 線譯碼器。,解：,(1) 根據邏輯函數選擇譯碼器,例 試用譯碼器和門電路實現(xiàn)邏輯函數,選用 3 線 - 8 線譯碼器 CT74LS138， 并令 A2 = A，A1 = B，A0 = C。,(2) 將函數式變換為標

9、準與 - 或式,(3)根據譯碼器的輸出有效電平確定需用的門電路,(4)畫連線圖,例 試用譯碼器實現(xiàn)全加器。,解：,(1)分析設計要求，列出真值表,設被加數為 Ai ，加數為 Bi ，低位進位數為 Ci-1 。輸出本位和為 Si ，向高位的進位數為 Ci 。,列出全加器的真值表如下：,(3)選擇譯碼器,選用 3 線 8 線譯碼器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。,(2)根據真值表寫函數式,(4)根據譯碼器的輸出有效電平確定需用的門電路,(5)畫連線圖,( 三 ) 譯碼器的擴展,低位片,高位片,(三)譯碼器的擴展,例如 兩片 CT74LS138 組成的

10、 4 線 16 線譯碼器。,16 個譯碼輸出端,4 位二進制碼輸入端,低 3 位碼從各譯碼器的碼輸入端輸入。,STA不用，應接有效電平 1 。,作 4 線 16 線譯碼器使能端，低電平有效。,CT74LS138 組成的 4 線 16 線譯碼器工作原理,將 BCD 碼的十組代碼譯成 0 9 十個對應輸出信號的電路，又稱 4 線 10 線譯碼器。,三、二十進制譯碼器,8421BCD 碼輸入端，從高位到低位依次為 A3、A2、A1 和 A0 。,10 個譯碼輸出端， 低電平 0 有效。,0,0,0,1,四、數碼顯示譯碼器,將輸入的 BCD 碼譯成相應輸出信號，以驅動顯示器顯示出相應數字的電路。,(一

11、) 數碼顯示譯碼器的結構和功能示意,(二)數碼顯示器簡介,數字設備中用得較多的為七段數碼顯示器，又稱數碼管。常用的有半導體數碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。,1. 七段半導體數碼顯示器(LED),顯示的數字形式,VCC +5 V,串接限流電阻,a g 和 DP 為低電平時才能點亮相應發(fā)光段。,a g 和 DP 為高電平 時才能點亮相應發(fā)光段。,共陽接法數碼顯示器需要配用輸出低電平有效的譯碼器。,共陰接法數碼顯示器需要配用輸出高電平有效的譯碼器。,即液態(tài)晶體,2. 液晶顯示器(LCD),點亮七段液晶數碼管的方法與半導體數碼管類似。,液晶顯示原理：無外加

12、電場作用時，液晶分子排 列整齊，入射的光線絕大部分被反射回來，液晶呈透 明狀態(tài)，不顯示數字；當在相應字段的電極上加電壓 時，液晶中的導電正離子作定向運動，在運動過程中 不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液 晶對入射光產生散射而變成了暗灰色，于是顯示出相 應的數字。當外加電壓斷開后，液晶分子又將恢復到 整齊排列狀態(tài)，字形隨之消失。,3. 七段顯示譯碼器,消隱控制端，低電平有效。,8421 碼輸入端,譯碼驅動輸出端，高電平有效。,允許數碼顯示,偽碼,相應端口輸出有效電平 1，使顯示相應數字。,輸入BCD 碼,禁止數碼顯示,數碼顯示器結構及譯碼顯示原理演示,主要要求：,理解數據選擇器和數據

13、分配器的作用。,理解常用數據選擇器的邏輯功能及其使用。,掌握用數據選擇器實現(xiàn)組合邏輯電路的方法。,3.4數據選擇器和數據分配器,一、數據選擇器和數據分配器的作用,數據選擇器: 根據地址碼的要求，從多路輸入信號中 選擇其中一路輸出的電路.,又稱多路選擇器(Multiplexer，簡稱MUX)或多路開關。,多路輸入,一路輸出,地址碼輸入,Y=D1,D1,常用 2 選 1、4 選 1、8 選 1和 16 選 1 等數據選擇器。,數據選擇器的輸入信號個數 N 與地址碼個數 n 的關系為 N = 2n,數據分配器: 根據地址碼的要求，將一路數據 分配到指定輸出通道上去的電路。,Demultiplexer

14、，簡稱DMUX,一路輸入,多路輸出,地址碼輸入,Y1 = D,D,二、數據選擇器的邏輯功能及其使用,1. 8 選 1 數據選擇器 CT74LS151,8 路數據輸入端,地址信號輸入端,互補輸出端,使能端，低電平有效,4 選 1 數據選擇器電路與工作原理動畫演示,實 物 圖 片,因為若A2A1A0=000，則,因為若A2A1A0=010，則,Y=D0,Y=D2,CT74LS151 輸出函數表達式,= m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7,2. 雙 4 選 1 數據選擇器 CC14539,兩個數據選擇器的公共地址輸入端。,數據選擇器 1 的輸出,

15、數據選擇器 1 的數據輸入、使能輸入。,數據選擇器 2 的數據輸入、使能輸入。,數據選擇器 2 的輸出,使能端低電平有效,數據選擇器 2 的邏輯功能同理。,CC14539 數據選擇器輸出函數式,三、用數據選擇器實現(xiàn)組合邏輯函數,由于數據選擇器在輸入數據全部為 1 時，輸出為 地址輸入變量全體最小項的和。,例如 4 選 1 數據選擇器的輸出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 當 D0 = D1 = D2 = D3 = 1 時，Y = m0 + m1+ m2 + m3 。,當 D0 D3 為 0、1 的不同組合時，Y 可輸出不同的 最小項表達式。,而任何一個邏輯函數都可

16、表示成最小項表達式，,當邏輯函數的變量個數和數據選擇器的地址 輸入變量個數相同時，可直接將邏輯函數輸入變 量有序地接數據選擇器的地址輸入端。,因此用數據選擇器可實現(xiàn)任何組合邏輯函數。,CT74LS151 有 A2、A1 、A0 三個地址輸入端，正好用以輸入三變量 A、B、C 。,例 試用數據選擇器實現(xiàn)函數 Y = AB + AC + BC 。,該題可用代數法或卡諾圖法求解。,Y為三變量函數 ，故選用 8 選 1 數據選擇器，現(xiàn)選用 CT74LS151。,代 數 法 求 解,解：,(2)寫出邏輯函數的最小項表達式,(3) 寫出數據選擇器的輸出表達式,(4)比較 Y 和 Y兩式中最小項的對應關系,

17、(1)選擇數據選擇器,令 A = A2 ，B = A1 ，C = A0,(5)畫連線圖,即可得輸出函數,(1)選擇數據選擇器,選用 CT74LS151,(2)畫出 Y 和數據選擇器輸出 Y 的卡諾圖,(3)比較邏輯函數 Y 和 Y 的卡諾圖,設 Y = Y 、A = A2、B = A1、C = A0,對比兩張卡諾圖后得,(4)畫連線圖,卡 諾 圖 法 求 解,解：,與代數法所得圖相同,主要要求：,理解加法器的邏輯功能及應用。,了解數值比較器的作用。,3.5 加法器和數值比較器,一、加法器,(一) 加法器基本單元,(二) 多位加法器,實現(xiàn)多位加法運算的電路,其低位進位輸出端依次連至相鄰高位的進位

18、輸入端，最低位進位輸入端接地。因此，高位數的相加必須等到低位運算完成后才能進行，這種進位方式稱為串行進位。運算速度較慢。,其進位數直接由加數、被加數和最低位進位數形成。各位運算并行進行。運算速度快。,串行進位加法器舉例,超前進位加法器舉例：CT74LS283,相加結果讀數為 C3S3S2S1S0,4 位二進制加數 B 輸入端,4 位二進制加數 A 輸入端,低位片進位輸入端,本位和輸出端,向高位片的進位輸出,二、數值比較器,Digital Comparator，又稱數字比較器。用于比較兩個數的大小。,(一) 1 位數值比較器,(二) 多位數值比較器,可利用 1 位數值比較器構成,比較原理：從最高

19、位開始逐步向低位進行比較。,例如 比較 A = A3A2A1A0 和 B = B3B2B1B0 的大?。?若 A3 B3，則 A B；若 A3 B3，則 A B；若 A3 = B3，則需比較次高位。,若次高位 A2 B2，則 A B；若 A2 B2，則 A B；若 A2 = B2，則再去比較更低位。,依次類推，直至最低位比較結束。,主要要求：,了解競爭冒險現(xiàn)象及其產生的原因和消除措施。,3.6 組合邏輯電路中的競爭冒險,一、競爭冒險現(xiàn)象及其危害,當信號通過導線和門電路時，將產生時間延遲。 因此，同一個門的一組輸入信號，由于它們在此前通 過不同數目的門，經過不同長度導線的傳輸，到達門 輸入端的時

20、間會有先有后，這種現(xiàn)象稱為競爭。,邏輯門因輸入端的競爭而導致輸出產生不應有的 尖峰干擾脈沖的現(xiàn)象，稱為冒險。,可能導致錯誤動作,二、競爭冒險的產生原因及消除方法,負尖峰脈沖冒險舉例,可見，在組合邏輯電路中，當一個門電路(如 G2)輸入兩個向相反方向變化的互補信號時，則在輸出端可能會產生尖峰干擾脈沖。,正尖峰脈沖冒險舉例,理 想,考慮門延時,理 想,考慮門延時,由于尖峰干擾脈沖的寬度很窄，在可能產生尖峰干擾脈沖的門電路輸出端與地之間接入一個容量為幾十皮法的電容就可吸收掉尖峰干擾脈沖。,消除冒險的方法：,組合邏輯電路指任一時刻的輸出僅取決于 該時刻輸入信號的取值組合，而與電路原 有狀態(tài)無關的電路。它在邏輯功能上的特 點是：沒有存儲和記憶作用；在電路結構 上的特點是：由各種門電路組成，不含記 憶單元，只存在從輸入到輸出的通路， 沒有反饋回路。,本章小結,組合邏輯電路的描述方法主要有邏輯表達式、 真值表、卡諾圖和邏輯圖等。,組合邏輯電路的基本分析方法是：根據給定電 路逐級寫出輸出函數式，