1、計算機結構與邏輯設計,最后總結！,學習總結,本課程的目的與任務,掌握數字電路及系統的分析、設計方法 掌握計算機硬件結構的基本原理和用數字電路實現的方法,本課程的結構,緒論總述 1 3章基本理論與基本方法 4 7章計算機各部分的功能與設計,本課程的學習方法,抓基本概念 基本方法 基本思路 基本應用 基本技能,緒論,基本概念 1）數字信號的定義及其優(yōu)點 2）計算機的結構及其運行特點 3）純硬件數字系統與計算機的異同 基本思路 1）信號攜帶信息的方式與其處理方法 2）馮.諾依曼思想,計算機中的數制和碼制,基本概念 1）數制（基數，權，表達式） 2）二進制的優(yōu)點 3）數與碼的區(qū)別，計算機中信息的表達

2、4）機器數的表示方法（原碼、補碼、反碼及其運算法則）,計算機中的數制和碼制,基本方法 1）數的按權展開以及疊代公式（二進制） N = rn-1 rn-2 ri r1 r0 . r-1 r-2 r-m = ri 2i,n-1 -m,（設為8位整數, 6位小數） N = (r72+ r6) 2+ r5 ) 2+ r4) 2+ r3 ) 2+ r2) 2+ r1) 2+ r0 N =0.5(r-1+0.5(r-2+0.5(r-3+0.5(r-4+ 0.5(r-5 + 0.5r-6) 2)原碼、（真）補碼、R-1補碼 原碼符號位+尾數 補碼符號位+（Rn-尾數） R-1補碼符號位+（Rn-1-尾數）,

3、3）原碼、補碼、反碼的運算 溢出的處理 4）定點數與浮點數的表示方法,計算機中的數制和碼制,基本思路 1）數制以權為核心，一切進位、運算、轉換都圍繞權字展開。 2）計算機中的一切信息均用0和1表示。 3）碼不是數，數是客觀存在的物理量的標度，碼是計算機中用來表示數的方式，同一個數可以有各式各樣的碼來表示，通常有長度的概念。,4）原碼由數自然轉換而來，人所熟悉，計算機中不采用。 補碼計算機中采用，數字輸入進入計算機系統操作之前，必先轉換成補碼。 反碼由于反碼（負數）尾數的二進制碼元與原碼恰好相反，而相應的補碼為反碼+1，所以通常用反碼作為原碼與補碼之間轉換的媒介。計算機中也可使用反碼系統。,5）

4、補碼與相反數的區(qū)別 負數-91 原碼 1 1 0 1 1 0 1 1 求補（尾數變反加1）得其補碼為 補碼 1 0 1 0 0 1 0 1 仍是負數 負數-91的相反數+91 原碼 0 1 0 1 1 0 1 1 補碼 0 1 0 1 1 0 1 1,原碼求補碼為不帶符號的求補，在某些接口中存在。 求相反數為連同符號的求補，在運算過程中存在。,計算機中的數制和碼制,基本應用 1）設計求補電路，求反電路 2）設計二進制與BCD碼之間的的轉換電路,計算機中的數制和碼制,基本技能 1）十進制二進制八進制十六進制NBCD碼其他BCD碼 之間的互換。 2）原碼反碼補碼之間的互換,第二章 邏輯函數與門網絡

5、,基本概念 1）布爾代數邏輯命題與邏輯描述 2）邏輯函數各種描述方法及其相互關系 3）組合邏輯定義與電路特點,第二章 邏輯函數與門網絡,基本方法 邏輯簡化技術 卡諾圖簡化技術 標準化實現技術 MSI器件的擴展方法 下一事件模擬方法 PLD圖形表示方法 組合邏輯電路的分析與設計方法 混合邏輯描述方法,第二章 邏輯函數與門網絡,基本思路 組合電路的設計 最小化的思想相鄰項合并、最 小閉覆蓋 標準化化成最基本的單元（最 小項）然后再組合 器件延遲競爭險象消除與避免 大規(guī)模集成的必要與方法,第二章 邏輯函數與門網絡,與（非）門網絡（譯碼器）+或門=與、或網絡（數據選擇器）多個組合與、或陣列（PLD）

6、與陣列+或陣列=譯碼+編碼=地址+存儲器 PROMPLAPAL,第二章 邏輯函數與門網絡,基本應用 構成運算電路、處理電路編碼器、譯碼器、碼制變換器、數據選擇器、比較器、加法器、減法器、求補電路、求反電路、乘法電路、奇偶校驗電路 設計各種接口電路 CPLD的編程陣列,第二章 邏輯函數與門網絡,基本技能 將邏輯命題轉化為邏輯描述 分析組合邏輯電路 設計組合邏輯電路（最小化、標準化） 各種描述方法之間的轉換 各種MSI組合邏輯器件的運用 VHDL描述組合邏輯電路,第三章 時序邏輯電路,基本概念 1）存儲、觸發(fā)與控制 2）時序電路的狀態(tài)與行為 3）數據信號的傳送,第三章 時序邏輯電路,基本方法 時序

7、電路（含觸發(fā)器）的描述方法 （小規(guī)模器件構成的）同步時序的分析方法與設計方法 MSI時序邏輯器件功能表閱讀方法 MSI時序邏輯器件的級連方法 （MSI時序邏輯器件構成的）時序邏輯電路分析方法和設計方法,第三章 時序邏輯電路,第三章 時序邏輯電路,基本思路 組合邏輯+正反饋（延時）=基本觸發(fā)器+門控電路=鎖存器 +防競態(tài)措施=無競態(tài)觸發(fā)器同步時序邏輯電路 競態(tài)產生的原因及其解決辦法 （割斷輸入輸出直接聯系主從方式，縮短開門時間邊沿方式）,第三章 時序邏輯電路,真值表（加上內輸入和次態(tài)）狀態(tài)轉換真值表狀態(tài)轉換卡諾圖狀態(tài)圖 時鐘的控制作用同步與異步,第三章 時序邏輯電路,基本應用 寄存器 觸發(fā)器一位

8、寄存器 數據寄存器多位寄存器 移位寄存器數據可移動寄存器 計數器每次加（減）寄存器 存儲器寄存器陣列 時序機,第三章 時序邏輯電路,基本技能 觸發(fā)器畫波形 簡單時序電路畫波形 同步時序電路分析，畫狀態(tài)圖 閱讀MSI時序器件功能表，識別器件，正確使用 VHDL描述時序電路功能 MSI混合電路的分析與設計,第四章 算術邏輯運算電路,基本概念 1）基本運算電路組合電路 2）運算器（ALU）的設計方法算法及其實現方法 3）運算器的主要矛盾,第四章 算術邏輯運算電路,基本方法 基本運算電路的設計方法 組合電路的設計方法 根據算法確定 ALU 的構成方法 算法流程結構控制流,第四章 算術邏輯運算電路,基本

9、思路 基本運算為組合電路 控制數據在寄存器中的傳送 算術運算的實現方法 組合電路 ROM（查表） 用最基本的運算電路按算法進行 串行運算與并行運算,第四章 算術邏輯運算電路,基本應用 計算機的基本組成 某些電路中的計算環(huán)節(jié) 邏輯判斷電路,第四章 算術邏輯運算電路,基本技能 設計與應用基本運算電路 根據算法確定ALU結構與安排命令流（用RTL語言繪出流程圖）,第五章 存儲器,基本概念 1）主存的結構與存儲機理 2）計算機中存儲器系統的層次化設計 3）虛擬存儲器,第五章 存儲器,基本方法 存儲器的字、位擴展方法 存儲器的層次化管理方法,第五章 存儲器,基本思路 按地址訪問存儲單元 存儲器雖然是一個

10、存儲器件，但在使用中卻相當于組合電路 存儲器自身的主要矛盾速度與成本（容量）存儲器層次化管理體系 存儲器存取速度與CPU高速處理能力之間的矛盾,第五章 存儲器,基本應用 1）存儲數據與指令 2）實現組合邏輯函數 3）配合觸發(fā)器實現時序邏輯,第五章 存儲器,基本技能 正確讀寫存儲器（波形） 能正確擴展存儲器的容量,第六章 終端、總線與接口,基本概念 1）啞終端與智能終端 2）終端與CPU通信方式及其主要矛盾 3）D/A的基本原理 4）量化（數字化A/D ）的基本原理 5）總線的種類與作用 6）接口的定義與作用,第六章 終端、總線與接口,基本方法 輸入的編碼方法（對鍵盤開關信號，對模擬信號A/D）

11、 輸出的譯碼方法（譯成開關信號，譯成模擬信號） A/D與D/A轉換的原理與方法,第六章 終端、總線與接口,基本思路 輸入設備編碼器，輸出設備譯碼器模、數之間接口A/D、D/A 慢終端與快CPU的矛盾解決策略接口要求,第六章 終端、總線與接口,基本應用 計算機終端與CPU之間的接口邏輯 電子系統中模擬與數字之間的接口電路與有關邏輯 電子系統中各部件之間的接口與邏輯,第六章 終端、總線與接口,基本技能 合適選用A/D與D/A，計算A/D與D/A的參數 選擇（CPU與終端之間）合理的通信方式，設計其接口邏輯與電路 計算A/D、D/A的有關數據與時序流程 安排校驗碼,第七章 控制單元,基本概念 1）控制什么？ 2）如何控制？ 3）微程序控制器與程序控制器的區(qū)別 4）純硬件控制器與程序控制器的區(qū)別 5）,第七章 控制單元,基本方法 組合電路控制器將節(jié)拍信號與譯碼器輸出信號組合產生不同的命令控制數據的傳送 微程序控制器將各種命令存于微存儲器（ROM）中，按微程序安排取出這些命令控制數據的傳送 純硬件控制器（時序機） RTL語言描述寄存器中數據的傳遞,第七章 控制單元,基本思路 控制數據在寄存器之