1、第四章組合邏輯電路,組合邏輯電路特點(diǎn),在任何時(shí)刻電路的輸出僅與該時(shí)刻的輸入有關(guān)。,數(shù)字邏輯電路,組合邏輯電路,時(shí)序邏輯電路,時(shí)序邏輯電路特點(diǎn),在任何時(shí)刻電路的輸出不僅與該時(shí)刻的輸入有關(guān)，而且和該電路過(guò)去的輸入也有關(guān)。,主要內(nèi)容: 組合電路的分析、設(shè)計(jì)方法。 常用集成組合邏輯電路。,研究目的： 找出其輸入與輸出之間的邏輯關(guān)系，從而了解電路的邏輯功能。進(jìn)一步，還可以評(píng)價(jià)其設(shè)計(jì)方案的優(yōu)劣，改進(jìn)和完善電路的結(jié)構(gòu)。,第一節(jié) 組合電路的分析方法,第二節(jié) 組合電路的設(shè)計(jì)方法,第三節(jié) 常用集成組合邏輯電路,第四節(jié) 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn),邏輯門電路的邏輯符號(hào)及其外部特性,簡(jiǎn)單邏輯門電路 復(fù)合邏輯門電路,簡(jiǎn)單

2、邏輯門電路,1. 正負(fù)邏輯 若用邏輯“1”表示高電平，邏輯“0”表示低電平，則稱該體制為正邏輯體制； 反之，若用邏輯“0”表示高電平，邏輯“1”表示低電平，則稱為負(fù)邏輯體制。 正邏輯下的與門 ，在負(fù)邏輯下卻實(shí)現(xiàn)或邏輯運(yùn)算。正邏輯的或門 ，在負(fù)邏輯中實(shí)現(xiàn)與運(yùn)算；正邏輯的非門 ，在負(fù)邏輯中仍然實(shí)現(xiàn)非運(yùn)算。,2. 簡(jiǎn)單門電路的邏輯符號(hào) (1) 與門將實(shí)現(xiàn)“與”邏輯關(guān)系的電路稱為與門電路。,(2) 或門將實(shí)現(xiàn)“或”邏輯關(guān)系的電路稱為或門電路 。 (3) 非門將實(shí)現(xiàn)“非”邏輯關(guān)系的電路稱為非門電路，也稱為反相器。,復(fù)合邏輯門電路,“與非”,“或非”,“與或非”,“異或”,“同或”,“OC與非門”,“三態(tài)

3、與非門”,1.任務(wù)： 2.目的： 3.基本分析方法：,1 組合電路的分析方法,確定給定邏輯圖的邏輯功能。, 寫表達(dá)式 化簡(jiǎn)變換 列真值表 功能描述, 了解電路功能 改進(jìn)電路設(shè)計(jì),邏輯電路功能描述可用表達(dá)式、卡諾圖、真值表等多種方法，這里特指用概括的文字進(jìn)行功能描述。,給定邏輯電路如圖，分析其功能，并作出評(píng)價(jià)。,給定邏輯電路圖,在圖中標(biāo)出有關(guān)中間量,從輸入端開(kāi)始逐級(jí)寫出函數(shù)表達(dá)式,舉例：,化為最簡(jiǎn)與或表達(dá)式,列出真值表,分析電路的邏輯功能,分析： A、B、C 三人對(duì)某事 件進(jìn)行表決 同意用“1”表示； 不同意用“0”表示。 表決結(jié)果為F F = 1：該事件通過(guò)； F = 0：該事件未通過(guò)。 結(jié)論

4、：多數(shù)表決邏輯。,舉例：,M,解: 寫表達(dá)式,C,N,P,Q,R,列真值表：,功能描述：,三變量判奇電路,電路改進(jìn)：,2 組合電路的設(shè)計(jì)方法,組合邏輯設(shè)計(jì)：根據(jù)給定的邏輯命題，設(shè)計(jì)出能實(shí)現(xiàn)其功能的邏輯電路。,例2.1：判斷一個(gè)4位二進(jìn)制數(shù)是否大于9。,步驟1：分析命題，規(guī)劃待設(shè)計(jì)電路的基本框架 輸入： 4位二進(jìn)制數(shù) DCBA 輸出： 判斷結(jié)果F 求解： 邏輯函數(shù)F（D,C,B,A）,要設(shè)計(jì)的電路需要： 4個(gè)輸入端D，C，B，A，用于輸入4位二進(jìn)制數(shù)； 1個(gè)輸出端F，輸出判斷結(jié)果。 規(guī)定F=1表示輸入大于9。,步驟2： 建立描述問(wèn)題的邏輯函數(shù) 作真值表： 將DCBA的全部組合值無(wú)遺漏地列出 根據(jù)

5、邏輯命題填寫F 的值,由真值表寫出函數(shù)F的最小項(xiàng)表達(dá)式：,根據(jù)邏輯命題填寫,步驟3： 化簡(jiǎn)邏輯函數(shù) 由表達(dá)式作卡諾圖 由卡諾圖化簡(jiǎn)邏輯函數(shù),步驟4：畫(huà)出具體電路 由化簡(jiǎn)后的邏輯函數(shù)作電路,為了用同一種門實(shí)現(xiàn)，對(duì)化簡(jiǎn)后的邏輯函數(shù)作變換，再作出電路,例2.2： 設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。,步驟1：分析命題，邏輯假設(shè)。 三個(gè)按鍵A、B、C 按下時(shí)為“1”，不按時(shí)為“0”； 輸出量為 F，多數(shù)贊成時(shí)是“1”，否則是“0”。,步驟2：根據(jù)題意列出邏輯狀態(tài)表（真值表）,AC,步驟3：畫(huà)出卡諾圖，并化簡(jiǎn),AB,

6、+AB,步驟4：根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖,+AB,若用相同的與非門實(shí)現(xiàn)，則為：,設(shè)計(jì)方法的靈活運(yùn)用,1、邏輯表達(dá)式的合理變換,例2.3 ： 設(shè)計(jì)一個(gè)數(shù)值比較器，能比較 兩個(gè)2位二進(jìn)制正整數(shù)的大小。,步驟1： 規(guī)劃電路框架,輸入：X = X1X2，Y=Y1Y2 輸出：比較結(jié)果Z。 當(dāng)XY時(shí)，Z=1， 否則Z=0。,步驟2： 建立邏輯函數(shù),列真值表；,按最大項(xiàng)之積形式寫出的邏輯表達(dá)式：,步驟3： 化簡(jiǎn)邏輯函數(shù),按0方格圈出卡諾圈，得到Z的反函數(shù)：,或,或,或,（1）,（3）,（2）,（1）,（2）,（3）,步驟4 ： 畫(huà)出電路,2、利用無(wú)關(guān)項(xiàng)簡(jiǎn)化設(shè)計(jì),無(wú)關(guān)項(xiàng)： 在某些實(shí)際問(wèn)題中，輸入變量的某些取值

7、根本不會(huì)出現(xiàn)，或即使出現(xiàn)了也不予關(guān)心。這樣的取值稱為無(wú)關(guān)項(xiàng)。 利用無(wú)關(guān)項(xiàng)可簡(jiǎn)化邏輯設(shè)計(jì)。,例2.4： 設(shè)計(jì)水箱水位高度指示器。,輸出：高度值 Y = Y2Y1Y0（三位二進(jìn)制數(shù)）,水位探測(cè)示意圖,水位指示邏輯的電路框架,輸入：探測(cè)針D、C、B、A。間距均為1米，與水 接觸的探針上產(chǎn)生低電平，否則產(chǎn)生高電平,步驟1 規(guī)劃電路框架,步驟2 建立邏輯函數(shù),表中，紅色行的輸入值不會(huì)出現(xiàn)，將其作為無(wú)關(guān)項(xiàng)考慮。對(duì)應(yīng)的輸出記為。 寫出輸出的邏輯表達(dá)式：,4米,3米,1米,0米,2米,水位,步驟3 化簡(jiǎn)邏輯函數(shù)，畫(huà)出電路,注意： 在合并方格時(shí)， 既可視為0， 也可視為1，怎樣對(duì)化簡(jiǎn)有利 就怎樣確定。,3、用分

8、析法實(shí)現(xiàn)設(shè)計(jì),分析法：分析實(shí)際問(wèn)題的規(guī)律性，找出其中的基本操作步驟，對(duì)各步驟用邏輯電路予以實(shí)現(xiàn)，再把它們有機(jī)地結(jié)合為一個(gè)整體。,例2.5： 設(shè)計(jì)一個(gè)乘法器，實(shí)現(xiàn)兩個(gè)2位二進(jìn)制數(shù)相乘。,算術(shù)運(yùn)算與邏輯運(yùn)算對(duì)比,結(jié)論： 一位二進(jìn)制數(shù)的算術(shù)乘對(duì)應(yīng)于邏輯“與”。 問(wèn)題： 多位二進(jìn)制數(shù)的代數(shù)乘又是怎樣的呢？,算術(shù)運(yùn)算 對(duì)應(yīng)的邏 輯運(yùn)算,以兩個(gè)2位二進(jìn)制數(shù)相乘為例說(shuō)明：,乘數(shù) B1B0,乘數(shù) A1 A0,B0 A0 及 B0 A1,B1 A0 及 B1 A1,C1：A1B0 + B1 A0的進(jìn)位 C2：C1 + B1 A1的進(jìn)位,結(jié)論：,畫(huà)出電路：,1、有一個(gè)水塔，由大小兩個(gè)水泵供水。水位高于C時(shí)不供水，

9、水位低于C高于B時(shí)由小水泵單獨(dú)供水；水位低于B高于A時(shí)，由大水泵單獨(dú)供水；水位低于A時(shí)，由兩個(gè)水泵同時(shí)供水，請(qǐng)說(shuō)明兩個(gè)水泵的工作情況，并設(shè)計(jì)出相應(yīng)的工作電路。,練 習(xí) 題,解：設(shè)大水泵為ML，小水泵為MS，取值為1表示工作，為0表示停止。三個(gè)限位為A、B和C，取值為1表示水位低于A、B和C點(diǎn)。,解：,2：軍民聯(lián)歡會(huì)的入場(chǎng)券分紅、黃兩色，軍人持紅票入場(chǎng)，群眾持黃票入場(chǎng)，符合要求時(shí)，放行通過(guò)。求放行的邏輯關(guān)系.,設(shè)： A=1為軍人，A=0為群眾 B=1有紅票，B=0無(wú)紅票 C=1有黃票，C=0無(wú)黃票 Y=1通過(guò) ， Y=0不能通過(guò),A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0

10、 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1,加法器 編碼器 譯碼器 數(shù)據(jù)選擇器 數(shù)值比較器 一、加法器 組成算術(shù)加法運(yùn)算部件的重要單元電路。 半加：不考慮從低位來(lái)的進(jìn)位； 全加：相加過(guò)程中，既考慮加數(shù)、被加數(shù)又考慮 低位的進(jìn)位位。,3 常用集成電路,先分析兩個(gè)二進(jìn)制數(shù)的相加過(guò)程：,半加器的框圖,邏輯符號(hào),邏輯符號(hào),全加器的框圖,1、 半加器電路,寫真值表,半加器電路,輸出表達(dá)式,分析：,已知一位二進(jìn)制數(shù)的算術(shù)運(yùn)算規(guī)則：,對(duì)比真值表可知：和的低位與S 一致，進(jìn)位位與CO 一致。,結(jié)論：圖示電路實(shí)現(xiàn)了半加器。,0+0=00，0+1=01，1+0=01，1+1=10

11、,2、 全加器電路,全加器電路,根據(jù)電路寫出輸出表達(dá)式,i-1,1,A i B i (Ai Bi )Ci-1,= + ,A i B i ( Ai Bi )Ci-1,= + +,A i B i Ai Bi Ci-1,= + + Ai Bi Ci-1,A i( B i Bi Ci-1) Ai Bi Ci-1,= + +,根據(jù)表達(dá)式寫出真值表,對(duì)比算術(shù)運(yùn)算,結(jié)論：圖示電路實(shí)現(xiàn)了全加器,對(duì)比真值表可知：和的低位與S 一致，進(jìn)位位與Ci 一致。,分析,3、 4位串行進(jìn)位加法器,被加數(shù)：,加數(shù)：,和：,特點(diǎn)： 實(shí)現(xiàn)方法簡(jiǎn)便，但電路工作速度較慢。最終完成運(yùn)算花費(fèi)的時(shí)間是各級(jí)加法器的時(shí)延之和。 解決辦法：采用

12、先行進(jìn)位的方案。,4、 超前進(jìn)位加法器,A i B i ( Ai Bi )Ci-1,= + +,C i,由,可知,第一位全加器的進(jìn)位信號(hào)為：,A 0 B 0 ( A0 B0 )C0-1,= + +,C0,第二位全加器的進(jìn)位信號(hào)為：,A 1 B 1 ( A1 B1 )C0,= + +,C1,A 1 B 1 ( A1 B1 ),= + +,A 0 B 0 + ( A0 + B0 )C0-1,第三位全加器的進(jìn)位信號(hào)為：,A 2 B 2 ( A2 B2 )C1,= + +,C2,= A2B2 +（A2+B2）A 1B 1+ ( A1+B1 ) A0B0+( A0+B0 )C0-1,由上式可知，只要被加

13、數(shù)和加數(shù)的各位和第一位的進(jìn)位位給出后，就可以先確定進(jìn)位位使其和各位同時(shí)參與運(yùn)算而不需要等待。常用器件74LS283。,74LS283芯片引腳圖,總結(jié)：,不考慮低位來(lái)的進(jìn)位的加法,要考慮低位的進(jìn)位,半加器的框圖,半加器,a,0,b,0,s,0,c,0,加數(shù),被加數(shù),和,向高位進(jìn)位,全加器的框圖,全加器,a,i,b,i,s,i,c,i,c,i,-,1,加數(shù),被加數(shù),和,向高位進(jìn)位,低位來(lái)的進(jìn)位,5、加法器的應(yīng)用,全加器除了作二進(jìn)制的加法運(yùn)算外，還可用于其它方面，如二進(jìn)制的減法運(yùn)算、乘法運(yùn)算，BCD碼的加、減、碼組變換，數(shù)碼比較，奇偶檢驗(yàn)等。它的功 能不斷擴(kuò)大。,例3.1：試用全加器構(gòu)成二進(jìn)制減法器

14、 解：利用“加補(bǔ)”的概念，即可將減法用加法來(lái)實(shí)現(xiàn)?？捎萌悠魍瓿蓽p法,全加器實(shí)現(xiàn)二進(jìn)制減法電路,例3.2： 用全加器實(shí)現(xiàn)8421碼和余3碼的相互轉(zhuǎn)換 分析： 8421BCD0011 余3碼 A口 BCD碼，B口 0011，Ci0 S輸出口 余3碼,8,注意高低位順序,A,B,S,Ci,余3碼 - 0011 8421BCD,余3碼+（1101） 8421BCD A口 余3碼，B口1101，Ci0 S輸出口 8421 BCD碼,C i,設(shè)： X= A3A2A1A0、 Y= B3B2B1B0為8412碼，C為向高位的進(jìn)位。 X、Y按十進(jìn)制相加，產(chǎn)生的和為S、進(jìn)位為C,例3.3：8421碼加法器實(shí)現(xiàn)十

15、進(jìn)制數(shù)加法運(yùn)算,怎樣實(shí)現(xiàn)按十進(jìn)制相加 ？先看手工演算過(guò)程：,X,Y,1 0 0 1,0 1 0 0,0 1 0 1,+,結(jié)果,S,=,N,=,0,N,9,N,（1） 設(shè)X=5,Y=4,則N=X+Y=9。因N 9，故N就是所求的S，且進(jìn)位C為0,（2） 設(shè)X=5,Y=9,則N=X+Y=14。因N 9，故N不是所求的S，須對(duì)N進(jìn)行加6修正,而應(yīng)為1,X,Y,1 1 1 0,1 0 0 1,0 1 0 1,+,結(jié)果,N,9,N,1 1 1 0,+,0 1 1 0,1 0 1 0 0,的低位,6,丟棄,S,S=0100,C=1,結(jié)論： 當(dāng)兩數(shù)相加結(jié)果在0-9之間時(shí)，則兩者相同。 當(dāng)兩數(shù)相加結(jié)果大于9時(shí)

16、，則二進(jìn)制相加和比對(duì)應(yīng)的用8421碼表示的相加和等效的二進(jìn)制值固定相差為6。因此，如要用8421碼表示相加和，就需要對(duì)實(shí)際的相加結(jié)果加6進(jìn)行調(diào)整 。 6=（0110）2,“加6修正”電路應(yīng)具備的功能： 應(yīng)能判斷輸入是否大于9，以決定是“加6”還是不加。 要有一個(gè)二進(jìn)制加法器，被加數(shù)為S，加數(shù)固定為6或0。,關(guān)鍵: 怎樣實(shí)現(xiàn) “輸入9判斷邏輯” ?,約定： 設(shè)校正標(biāo)志函數(shù)為Z，且當(dāng)相加結(jié)果大于9時(shí)，Z=1，表示相加結(jié)果需要加6調(diào)整；否則Z=0，表示不需要調(diào)整。 畫(huà)出Z函數(shù)的卡諾圖。,注意： 表中只列出了輸入為019的情況，因?yàn)閮蓚€(gè)一位十進(jìn)制數(shù)及進(jìn)位C3相加，其和不會(huì)超過(guò)19。,000 001 0

17、11 010 110 111 101 100,00 01 11 10,S1S0,C3S3S2,0 0 1 0 1 1 1 1,0 0 1 0 1 1 1 1,0 0 1 1 1 1 1 1,0 0 1 1 1 1 1 1,C3,S3S1,S3S2,Z=C3+S3S2+S3S1,需要兩片74283，一片作兩個(gè)BCD數(shù)相加，另一片作Z為1時(shí)加6調(diào)整用。 電路如P53頁(yè)圖4-20所示。,例3.4：用全加器實(shí)現(xiàn)BCD/B的轉(zhuǎn)換,解： 以兩位8421BCD碼轉(zhuǎn)換為例，設(shè)十位數(shù)的8421BCD碼為B80B40B20B10，個(gè)位數(shù)的BCD碼為B8B4B2B1。 如：49（01001001）,則兩位十進(jìn)制數(shù)的

18、8421BCD碼為D=,式中，B為二進(jìn)制的數(shù)符（0，1）；下標(biāo)為權(quán)值。將上式展開(kāi)，得：,D= B8080+B4040+B2020+B1010+B88+B44+B22+B11,為找出與二進(jìn)制的關(guān)系，將上式整理得D=B80(64+16)+ B40(32+8)+B20(16+4)+ B10(8+2)+B88+ B44+B22+B11= B8064+B4032+(B80+B20)16+(B40+B10+B8)8 +(B20+B4)4+(B10+B2)2+B11=D626+D525+D424+D323+D222+D121+D020,其中：D0=B1 D1=B10+B2 產(chǎn)生進(jìn)位位C1 D2=B20+B4+C1 產(chǎn)生進(jìn)位位C2 D3=B40+B10+B8+C2 產(chǎn)生進(jìn)位位C3和