摘要本論文介紹了應(yīng)用FPGA芯片和硬件描述語言VHDL設(shè)計(jì)微波爐控制器系統(tǒng)的方法。系統(tǒng)使用VHDL編程實(shí)現(xiàn)各底層模塊的功能，頂層的設(shè)計(jì)采用圖形輸入完成。論文主要闡述模塊化設(shè)計(jì)的思想和狀態(tài)圖的描述方法，以及他們?cè)谟布枋稣Z言中的應(yīng)用，并展示了其在QUARTUSI開發(fā)系統(tǒng)下的仿真結(jié)果。微波爐控制器系統(tǒng)是一個(gè)實(shí)用型的系統(tǒng)，系統(tǒng)不僅具有操作簡單的功能，而且烹調(diào)效果好，你可以按照固定程序烹調(diào)一些家常菜，可以采取分時(shí)、分不同級(jí)別火力加熱，既能節(jié)約時(shí)間又能節(jié)約能源。主要有以下幾個(gè)模塊輸入模塊、控制模塊和顯示模塊。輸入模塊實(shí)現(xiàn)按鍵掃描和鍵盤譯碼、控制模塊包括狀態(tài)轉(zhuǎn)換控制、數(shù)據(jù)裝載、烹飪計(jì)時(shí)、溫度控制、音效提示等等、顯示模塊涉及到顯示譯碼和指示燈的閃爍。經(jīng)過對(duì)系統(tǒng)做需求分析，詳細(xì)功能設(shè)計(jì)、編碼，模塊連接，并利用FPGA實(shí)現(xiàn)相應(yīng)的功能，經(jīng)過波形仿真、下載調(diào)試，驗(yàn)證了設(shè)計(jì)方案的可行性及實(shí)現(xiàn)方法的有效性，基本實(shí)現(xiàn)了系統(tǒng)的要求。關(guān)鍵詞FPGA；VHDL；微波爐；狀態(tài)圖；定時(shí)器ABSTRACTTHISPAPERINTRODUCESTHEMETHODTHATAPPLYINGFPGACHIPANDVHDLTODESIGNTHECONTROLSYTEMOFMICROWAVEOVENSTHESYTEMUSESVHDLTOFULFILTHEFUNCTIONOFEACHBOTTOMMODULEANDTHEDESIGNOFTHETOPLAYERISCOMPLETDVIAGRAPHICENTRINGTHISPAPERMAINLYILUSTRATESTHEIDEAOFMODULEDESIGNANDDESCRIPTIONMETHODOFSTAECHARTANDTHATHEIRAPPLICATIONINVHDLANDSIMULATIONRESULTSINTHEDEVELOPSYTEMOFQUARTUSIMICROWAVECONTROLLERSYTEMISAUTILTYTPESYTEMTHATINCLUDESNOTONLYTHEFUNCTIONOFSIMPLEOPERATION,BUTALSOGOODEFCTOFCOOKACORDINGTOFIXEDROUTINE,YOUCANCOOKSOMEHOMELYDISHVIATKINGDIFERNTTIMEANDDIFERNTLEVELFIREPOWERTOHEAT,ANDTHISCANNOTONLYSAVETIME,BUTALSOSAVEENERGYITMAINLYINCLUDESACOUPLEOFMODULESASFOLLOWSINPUTMODULE,CONTROLMODULEANDDISPLAYMODULEINPUTMODULEFULFILSKEYPRESSCANNINGANDKEYBOARDDECODING,CONTROLMODULEINCLUDESTAUSSWITCHINGCONTROL,DATALOADING,COOKTIME,TEMPERATURECONTROL,SOUNDEFCTIPANDSOON,DISPLAYMODULECOMESDOWNTODISPLAYCODINGDECIPHERANDTHEFLASHINGOFINDICATORLIGHTTHROUGHTHEANALYSIOFREQUIREMNT,DETAILEDFUNCTIONDESIGN,CODING,MODULECONNECTION,USINGFPGATOFULFILRELVANTFUNCTIONTHROUGHWAVEFORMSIMULATION,DOWNLOADDEBUGGING,ITVERIFESTHEFEASIBILITYOFTHEDESIGNANDTHEEFCTIVENESOFREALIZATIONMETHODANDBASICALYFULFILTHEREQUIREMNTOFTHESYTEMKEYWORDSKKKFPGA,VHDL,MICROWAVEOVEN,STAUSCHART,TIMERI目錄1緒論111任務(wù)的提出112課題的內(nèi)容和要求113設(shè)計(jì)的目的和意義22關(guān)鍵技術(shù)簡介321FPGA簡介322VHDL語言概述323QUARTUSI開發(fā)系統(tǒng)簡介53系統(tǒng)總體設(shè)計(jì)731系統(tǒng)總體設(shè)計(jì)方案732系統(tǒng)功能模塊描述9321輸入模塊10322控制模塊10323顯示模塊133系統(tǒng)的工作流程14系統(tǒng)詳細(xì)設(shè)計(jì)1341輸入模塊設(shè)計(jì)13411鍵盤掃描13412鍵盤譯碼16413輸入模塊的實(shí)現(xiàn)1742控制模塊設(shè)計(jì)18421狀態(tài)轉(zhuǎn)換控制19422數(shù)據(jù)裝載22423烹飪計(jì)時(shí)23424溫度控制26425控制模塊的實(shí)現(xiàn)2943顯示模塊設(shè)計(jì)315系統(tǒng)仿真3551輸入模塊仿真35I52狀態(tài)轉(zhuǎn)換控制器仿真3553數(shù)據(jù)裝載器仿真3654烹飪計(jì)時(shí)器仿真3755顯示譯碼器仿真396結(jié)論41致謝42參考文獻(xiàn)43附錄44基于FPGA的微波爐控制器設(shè)計(jì)11緒論隨著人民生活水平的提高，微波爐開始進(jìn)人越來越多的家庭，它給人們的生活帶來了極大的方便。微波爐由2450MHZ的超高頻來加熱食物。它省時(shí)、省電、方便和衛(wèi)生。作為現(xiàn)代的烹飪工具，微波爐的控制器體現(xiàn)著它的重要性能指標(biāo)。目前大部分微波爐控制器采用單片機(jī)進(jìn)行設(shè)計(jì)，電路比較復(fù)雜，性能不夠靈活。本文采用先進(jìn)的EDA技術(shù)，利用QUARTUSI工作平臺(tái)和VHDL設(shè)計(jì)語言，設(shè)計(jì)了一種新型的微波爐控制器系統(tǒng)。該系統(tǒng)具有系統(tǒng)復(fù)位、時(shí)間設(shè)定、烹飪計(jì)時(shí)、溫度控制和音效提示等功能，在FPGA上實(shí)現(xiàn)。1任務(wù)的提出在現(xiàn)代人快節(jié)奏生活中，微波爐已成為便捷生活的一部分。隨著控制技術(shù)和智能技術(shù)的發(fā)展，微波爐也向著智能化、信息化發(fā)展。而現(xiàn)有市售的微波爐其主要弊端為不能按既有程序進(jìn)行烹調(diào)，需要使用者根據(jù)食物的類型、數(shù)量、溫度等因素去設(shè)定微波爐的工作時(shí)間，若設(shè)定的工作時(shí)間過長，含水分較多的食物可能會(huì)產(chǎn)生過熱碳化的現(xiàn)象，若時(shí)間過短則達(dá)不到預(yù)期的烹調(diào)效果。不僅在節(jié)能方面未做過多考慮，使用者還需要經(jīng)常翻看使用說明書才能完成操作過程。針對(duì)這些問題，筆者認(rèn)為有必要研制一種操作簡單且烹調(diào)效果好的微波爐，根據(jù)一些家常菜按固定程序烹調(diào)的現(xiàn)象，可采取分時(shí)、分檔火力加熱，節(jié)時(shí)又節(jié)能。12課題的內(nèi)容和要求本課題是基于FPGA的微波爐控制器設(shè)計(jì)，即設(shè)計(jì)一個(gè)具備定時(shí)、溫控、信息顯示和音響效應(yīng)提示功能的微波爐控制器，實(shí)現(xiàn)一些功能該微波爐控制器能夠在任意時(shí)刻取消當(dāng)前工作，復(fù)位為初始狀態(tài)?？梢愿鶕?jù)需要設(shè)置烹調(diào)時(shí)間的長短，系統(tǒng)最長的烹調(diào)時(shí)間為59分59秒；開始烹調(diào)后，能夠顯示剩余時(shí)間的多少?？梢愿鶕?jù)需要設(shè)置烹調(diào)最高溫度值，系統(tǒng)最高的烹調(diào)溫度為999；開始烹調(diào)后，能夠顯示系統(tǒng)當(dāng)前溫度值?？梢钥刂苹鹆Υ笮。┻x擇的火力檔位有高、中、低三個(gè)火力檔位。音響效應(yīng)提示直接外接一個(gè)蜂鳴器，同時(shí)用一個(gè)指示燈提示。顯示微波爐控制器的烹調(diào)狀態(tài)。西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）213設(shè)計(jì)的目的和意義目前大部分微波爐控制器采用單片機(jī)進(jìn)行設(shè)計(jì)，電路比較復(fù)雜，性能不夠靈活。本設(shè)計(jì)采用先進(jìn)的EDA技術(shù)，利用VHDL設(shè)計(jì)語言，設(shè)計(jì)一種新型的微波爐控制器。該控制器具有系統(tǒng)復(fù)位、狀態(tài)控制、時(shí)間設(shè)定、火力檔位選擇、烹飪計(jì)時(shí)、溫度控制、顯示譯碼和音效提示等功能，基于FPGA芯片實(shí)現(xiàn)。該微波爐控制系統(tǒng)，除實(shí)現(xiàn)常規(guī)的解凍、烹調(diào)、烘烤的基本功能外，還進(jìn)行了創(chuàng)新設(shè)計(jì)，實(shí)現(xiàn)了微波爐的自定義設(shè)置。本系統(tǒng)控制部分以FPGA芯片為核心，通過功能按鍵設(shè)置和手動(dòng)數(shù)據(jù)輸入，完成不同功能時(shí)自動(dòng)以預(yù)置方案或者自定義方案加熱。其中，預(yù)制方案提供烹調(diào)、烘烤、解凍等系統(tǒng)烹調(diào)流程，僅供用戶選擇，無需設(shè)置；而自定義方案，用戶根據(jù)食物含量、重量等手動(dòng)設(shè)置時(shí)間、溫度和選擇火力等操作。在烹飪過程中，能通過數(shù)碼管顯示或者指示燈提示知道食物的成熟度，可以智能控制。該系統(tǒng)在功能執(zhí)行時(shí)，能實(shí)現(xiàn)門開關(guān)檢測、鍵盤輸入掃描、溫度控制、LED顯示、工作狀態(tài)指示、蜂鳴等?；贔PGA的微波爐控制器設(shè)計(jì)32關(guān)鍵技術(shù)簡介21FPGAGGG簡介FPGA（FIELDPROGRAMMBLEGATEARAY），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（SI）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。目前以硬件描述語言（VERILOG或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至FPGA上進(jìn)行測試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（FLIPFLOP）或者其他更加完整的記憶塊。系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計(jì)者而改變，所以FPGA可以完成所需要的邏輯功能。FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會(huì)提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于ASIC的芯片上。2VHDLHHH語言概述VHDL的英文全名是VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE，誕生于1982年。1987年底，VHDL被IE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口和內(nèi)部（或稱不可西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）4視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。VHDL語言能夠成為標(biāo)準(zhǔn)化的硬件描述語言并獲得廣泛應(yīng)用，它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點(diǎn)。歸納起來，VHDL語言主要具有以下優(yōu)點(diǎn)1VHDL語言功能強(qiáng)大，設(shè)計(jì)方式多樣L語言具有強(qiáng)大的語言結(jié)構(gòu),只需采用簡單明確的VHDL語言程序就可以述十分復(fù)雜的硬件電路。同時(shí),它還具有多層次的電路設(shè)計(jì)描述功能。此外，VHDL語言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn)，這是其他硬件描述語言所不能比擬的。VHDL語言設(shè)計(jì)方法靈活多樣，既支持自頂向下的設(shè)計(jì)方式，也支持自底向上的設(shè)計(jì)方法；既支持模塊化設(shè)計(jì)方法，也支持層次化設(shè)計(jì)方法。2VHDL語言具有強(qiáng)大的硬件描述能力L語言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級(jí)電路，也可以描述門級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時(shí)，VHDL語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。L語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會(huì)給硬件描述帶來較大的自由度。3VHDL語言具有很強(qiáng)的移植能力L語言很強(qiáng)的移植能力主要體現(xiàn)在對(duì)于同一個(gè)硬件電路的VHDL語言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上，從一個(gè)綜合器移植到另一個(gè)綜合器上，或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。4VHDL語言的設(shè)計(jì)描述與器件無關(guān)采用L語言描述硬件電路時(shí)，設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問題。當(dāng)硬件電路的設(shè)計(jì)描述完成以后，VHDL語言允許采用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)。5VHDL語言程序易于共享和復(fù)用L語言采用基于庫LIBRARY的設(shè)計(jì)方法。在設(shè)計(jì)過程中，設(shè)計(jì)人員可以建立各種可再次利用的模塊，一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級(jí)電路開始一步步地進(jìn)行設(shè)計(jì)，而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的基于FPGA的微波爐控制器設(shè)計(jì)5存檔模塊，將這些模塊存放在庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。由于VHDL語言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語言，因此它可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間方便地進(jìn)行交流和共享，從而減小硬件電路設(shè)計(jì)的工作量，縮短開發(fā)周期。23QUARTUSQQQI開發(fā)系統(tǒng)簡介ALTERA公司的QUARTUSI開發(fā)系統(tǒng)以其獨(dú)特的設(shè)計(jì)理念，為用戶提供了一種全新的可編程邏輯器件開發(fā)系統(tǒng)。它集合了ALTERA的全部CPLD/FPGA器件的硬件開發(fā)功能，同時(shí)也可以實(shí)現(xiàn)系統(tǒng)級(jí)設(shè)計(jì)、綜合、仿真、約束等功能，還具有在線測試功能。QUARTUSI70軟件具有以下特性1、提供的集成物理綜合技術(shù)QUARTUSI軟件包括唯一的FPGA供應(yīng)商提供的集成物理綜合優(yōu)化技術(shù)。QUARTUSI物理綜合選項(xiàng)應(yīng)用在編譯的布局布線階段，而與采用何種綜合工具無關(guān)。2、更快的時(shí)序逼近QUARTUSI軟件用戶能夠利用強(qiáng)大的時(shí)序逼近流程特性來優(yōu)化設(shè)計(jì)，使其超過按鍵式編譯結(jié)果的性能。QUARTUSI軟件的時(shí)序逼近流程由于其包含了內(nèi)置物理綜合工具以及豐富的圖形分析和編輯工具，提供了強(qiáng)大的交互探測能力，具有極大的吸引力。3、最易使用的設(shè)計(jì)優(yōu)化技術(shù)QUARTUSI軟件采用按鍵式設(shè)計(jì)流程，滿足了大部分設(shè)計(jì)的時(shí)序要求。當(dāng)設(shè)計(jì)人員進(jìn)一步需要更好的編譯結(jié)果時(shí)，QUARTUSI軟件提供了一些高級(jí)工具，可以輕松地實(shí)現(xiàn)優(yōu)化設(shè)計(jì)。用戶可以使用設(shè)計(jì)空間搜索器（DSE）采用自動(dòng)技術(shù)，是寄存器到寄存器設(shè)計(jì)性能平均提高21。時(shí)序優(yōu)化顧問工具在QUARTUSI軟件內(nèi)給設(shè)計(jì)人員提供了一個(gè)虛擬的現(xiàn)場應(yīng)用工程師。這個(gè)工具基于當(dāng)前設(shè)計(jì)工程設(shè)置和約束，提供詳細(xì)的優(yōu)化設(shè)計(jì)時(shí)序性能的建議。4、實(shí)現(xiàn)后期設(shè)計(jì)更改的同時(shí)保持性能可編程邏輯設(shè)計(jì)軟件的一個(gè)傳統(tǒng)困難是；當(dāng)引入后期設(shè)計(jì)更改的時(shí)候，如何保持設(shè)計(jì)的性能。然而，QUARTUSI軟件能夠輕松地實(shí)現(xiàn)后期設(shè)計(jì)更改。最新的增量式設(shè)計(jì)編輯器和編譯技術(shù)給設(shè)計(jì)人員提供了布局布線后設(shè)計(jì)更改的最佳支持。這些技術(shù)包括QUARTUSI芯片編輯器；在LOGICLOCKTM區(qū)域中實(shí)現(xiàn)布局布線鎖定的能力；西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）6使用漸進(jìn)式編譯，僅實(shí)現(xiàn)對(duì)部分改動(dòng)的設(shè)計(jì)進(jìn)行修改。5、提供并行開發(fā)FPGA和結(jié)構(gòu)化ASICQUARTUSI軟件能夠提供FPGA設(shè)計(jì)和結(jié)構(gòu)化ASIC設(shè)計(jì)之間的無縫移植。QUARTUSI軟件能夠編譯HARDCOPYSTRATIX器件，從而提供了高性能低成本器件的解決方法。HARDCOPYSTRATIX結(jié)構(gòu)化ASIC提供了比STRATIXFPGA平均高50的性能，進(jìn)步一步加強(qiáng)了STRATIXI器件系列65NM性能的領(lǐng)先性。ALTERA公司的QUARTUSI設(shè)計(jì)軟件提供完整的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿足特定設(shè)計(jì)需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設(shè)計(jì)環(huán)境。QUARTUSI軟件含有FPGA核CPLD設(shè)計(jì)所有階段的解決方案，其設(shè)計(jì)流程包含設(shè)計(jì)輸入、綜合、布局布線、時(shí)序分析、仿真、編程和配置等步驟，其中的布局布線還包括功耗分析、調(diào)試、工程更改管理幾個(gè)部分。這些操作都可以利用QUARTUSI軟件實(shí)現(xiàn)。此外，QUARTUSI軟件為設(shè)計(jì)流程的每個(gè)階段提供了QUARTUSI圖形用戶界面、EDA工具界面以及命令行界面?？梢栽谡麄€(gè)流程中只使用這些界面中的一個(gè)，也可以在設(shè)計(jì)流程的不同階段使用不同的界面?；贔PGA的微波爐控制器設(shè)計(jì)73系統(tǒng)總體設(shè)計(jì)31系統(tǒng)總體設(shè)計(jì)方案根據(jù)題目要求，該系統(tǒng)控制部分以FPGA芯片為核心，實(shí)現(xiàn)時(shí)間設(shè)置、溫度設(shè)定、火力選擇、音效響應(yīng)提示、LED數(shù)碼管顯示等，在硬件組成上，涉及到電源供電、按鍵輸入、LED數(shù)碼管顯示、指示燈提示等。以下是該系統(tǒng)總體框圖，如圖31所示圖31微波爐控制器系統(tǒng)總體框圖該控制器系統(tǒng)在EDA實(shí)驗(yàn)箱上實(shí)現(xiàn)的外觀布局如圖32所示。采用CYCLONEI芯片EP2C35F672C8作為控制芯片，16個(gè)按鍵組成的44矩陣鍵盤，每個(gè)按鍵代表的功能如圖32所示，8個(gè)LED作為8個(gè)狀態(tài)提示指示燈，4位LED數(shù)碼管顯示加熱倒計(jì)時(shí)，3位LED數(shù)碼管顯示當(dāng)前溫度值，1位LED數(shù)碼管顯示當(dāng)前火力檔位。在圖32中，各按鍵功能如下復(fù)位按下此鍵，系統(tǒng)進(jìn)入初始狀態(tài)，8個(gè)數(shù)碼管上會(huì)顯示“88888888”的信息，所有LED指示燈亮。測試在待機(jī)狀態(tài)下按下此鍵，則數(shù)碼管和發(fā)光二極管全亮、全滅交替閃爍。10MIN1MIN/100/HIGH10SEC/10/MIDDLE1SEC/1/LOW四個(gè)鍵用于設(shè)定加熱時(shí)間、最高溫度或者選擇火力檔位。當(dāng)按下時(shí)間設(shè)置按鍵時(shí)，四個(gè)按鍵分別表示設(shè)置定時(shí)時(shí)間的分、秒的十位和個(gè)位的數(shù)字；當(dāng)按下溫度設(shè)定按鍵時(shí)，后面三個(gè)按鍵分別表示設(shè)定最高溫度的百位、十位、個(gè)位；當(dāng)按下火力設(shè)定按鍵時(shí)，后面三個(gè)西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）8按鍵分別表示火力檔位的高、中、低三個(gè)檔位。由于在時(shí)間設(shè)置和溫度設(shè)定時(shí)，四個(gè)按鍵初始值均為0，因此需要借助/1/1兩個(gè)按鍵共同實(shí)現(xiàn)時(shí)間、溫度的設(shè)定操作。比如設(shè)定烹飪時(shí)間為12分59秒，只需要選擇10MIN鍵，然后按/1鍵“1”次；選擇1MIN/100/HIGH鍵，然后按/1鍵“2”次；選擇10SEC/10/MIDDLE鍵，然后按/1鍵“5”次；選擇1SEC/1/LOW鍵，然后按/1鍵“9”次。同理，溫度設(shè)定操作如上。10MIN1MIN/10/HIGHHHH10SEC/10/MIDLE1SEC/LOW/1/1烹調(diào)復(fù)位REST暫停取消CANCEL測試TEST火力設(shè)定POWER溫度設(shè)定TEMPERATURE時(shí)間設(shè)置SET_烘烤解凍開始確認(rèn)開始確認(rèn)開始確認(rèn)開始確認(rèn)STARTFPGA控制芯片工作狀態(tài)暫停測試烹調(diào)烘烤解凍意外報(bào)警完成提示顯示時(shí)間顯示溫度火力指示32系統(tǒng)外觀布局暫停/取消用于暫停食物烹飪過程或者取消食物烹飪前的參數(shù)設(shè)置過程。在食物烹飪過程中，若按下該鍵，則停止食物烹飪，進(jìn)入待機(jī)狀態(tài)；在參數(shù)設(shè)置時(shí)，若按下此鍵，可取消設(shè)置的參數(shù)?；鹆υO(shè)定用于設(shè)定系統(tǒng)火力檔位。按下該鍵，進(jìn)入選擇1MIN/100/HIGH10SEC/10/MIDDLE1SEC/1/LOW按鍵狀態(tài)。溫度設(shè)定設(shè)置加熱的溫度最高值。當(dāng)按下該鍵時(shí)，進(jìn)入調(diào)整1MIN/100/HIGH基于FPGA的微波爐控制器設(shè)計(jì)910SEC/10/MIDDLE1SEC/1/LOW按鍵狀態(tài)。時(shí)間設(shè)置設(shè)置系統(tǒng)工作時(shí)間。按下該鍵，進(jìn)入調(diào)整10MIN1MIN/100/HIGH10SEC/10/MIDDLE1SEC/1/LOW/1/1按鍵狀態(tài)。烹調(diào)快速設(shè)定當(dāng)前烹飪時(shí)間和火力到適合烹調(diào)的值。烘烤快速設(shè)定當(dāng)前烹飪時(shí)間和火力到適合烘烤的值。解凍快速設(shè)定當(dāng)前烹飪時(shí)間和火力到適合解凍的值。開始/確認(rèn)在選擇烹調(diào)、烘烤、解凍或者設(shè)置時(shí)間、設(shè)定溫度、選擇火力等烹飪參數(shù)后，按下此鍵，開始進(jìn)行烹飪。指示燈功能如下完成提示提示微波爐工作完成。該燈亮?xí)r，表示烹飪完成；意外報(bào)警提示意外情況發(fā)生。該燈亮?xí)r，表示出現(xiàn)意外，微波爐暫停工作；解凍該燈亮?xí)r，表示工作在解凍模式下；烘烤該燈亮?xí)r，表示工作在烘烤模式下；烹調(diào)該燈亮?xí)r，表示工作在烹調(diào)模式下；測試該燈亮?xí)r，表示微波爐處于測試狀態(tài)；開門指示指示微波爐的門的狀態(tài)，門開時(shí)燈亮，門關(guān)時(shí)燈滅；工作狀態(tài)指示微波爐處于工作狀態(tài)，工作時(shí)燈亮，不工作時(shí)燈滅；32系統(tǒng)功能模塊描述本系統(tǒng)主要由輸入、控制和顯示部分組成。輸入部分主要完成用戶對(duì)控制功能的設(shè)置，采用按鍵作為輸入設(shè)備?？刂撇糠质潜鞠到y(tǒng)的核心，它接收用戶的輸入，完成相應(yīng)的控制邏輯功能，并將當(dāng)前的工作狀態(tài)等信息送到顯示部分。顯示部分主要監(jiān)視系統(tǒng)工作狀態(tài)并提示用戶進(jìn)行控制操作。以下是該系統(tǒng)功能模塊圖，如圖33所示西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）10圖3系統(tǒng)功能模塊圖321輸入模塊輸入部分一般采用鍵盤或旋鈕作為輸入，由于實(shí)驗(yàn)室已有設(shè)備限制，本系統(tǒng)采用鍵盤進(jìn)行輸入設(shè)置，即由一個(gè)44矩陣鍵盤實(shí)現(xiàn)數(shù)據(jù)輸入控制。該矩陣鍵盤上16個(gè)按鍵分別是10MIN1MIN/100/HIGH10SEC/10/MIDDLE1SEC/1/LOW/1復(fù)位暫停/取消測試/1火力設(shè)定溫度設(shè)定時(shí)間設(shè)置烹調(diào)烘烤解凍開始/確認(rèn)。輸入模塊包括時(shí)鐘脈沖電路、鍵盤掃描電路、消枓同步電路和鍵盤譯碼電路，通過該模塊將掃描得到的按鍵值送到控制模塊。32控制模塊控制部分作為整個(gè)微波爐控制器系統(tǒng)的核心，它采用FPGA芯片作為主控核心，完成許多復(fù)雜的控制和數(shù)據(jù)處理任務(wù)。它通過輸入模塊提供的按鍵輸入實(shí)現(xiàn)數(shù)據(jù)信息裝載處理，并將處理結(jié)果通過顯示模塊顯示出來。其涉及到數(shù)據(jù)的裝載、狀態(tài)轉(zhuǎn)換控制、烹飪計(jì)時(shí)、溫度控制、火力控制、音響效應(yīng)提示等。基于FPGA的微波爐控制器設(shè)計(jì)1323顯示模塊顯示部分采用七段數(shù)碼管和發(fā)光二極管來實(shí)現(xiàn)。由于數(shù)碼管顯示信息較少，一些信息用數(shù)碼管顯示不夠直觀，因此本系統(tǒng)在采用數(shù)碼管顯示的同時(shí)，還用發(fā)光二極管作為輔助顯示。其中，用七段數(shù)碼管作為時(shí)間、溫度、火力大小顯示，用發(fā)光二極管作為狀態(tài)提示顯示。具體設(shè)計(jì)時(shí)，采用4位LED數(shù)碼管顯示加熱倒計(jì)時(shí)，3位LED數(shù)碼管顯示當(dāng)前溫度值，1位LED數(shù)碼管顯示當(dāng)前火力檔位。8個(gè)狀態(tài)提示指示燈分別表示工作狀態(tài)、開門指示、測試、烹調(diào)、烘烤、解凍、意外報(bào)警、完成提示。3系統(tǒng)的工作流程微波爐控制器系統(tǒng)的工作流程為上電后，系統(tǒng)首先處于一種復(fù)位狀態(tài)，其各電路模塊均處于初始狀態(tài)。此時(shí)，8個(gè)數(shù)碼管上會(huì)顯示“88888888”的信息，所有指示燈亮。按TEST鍵，數(shù)碼管和發(fā)光二極管全亮、全滅交替閃爍，可以測試數(shù)碼管和指示燈工作是否正常。系統(tǒng)工作時(shí)，首先通過鍵盤輸入數(shù)據(jù)，比如，按烹調(diào)、烘烤、解凍鍵選擇系統(tǒng)預(yù)置方案，或者按時(shí)間設(shè)置鍵設(shè)置時(shí)間，按溫度設(shè)定鍵設(shè)置溫度，按火力選擇鍵選擇火力，結(jié)合10MIN、1MIN/100/HIGH、10SEC/10/MIDDLE、1SEC/1/LOW按鍵進(jìn)行自定義方案設(shè)置，設(shè)置結(jié)束以后，表示數(shù)據(jù)裝載完成，按START鍵后系統(tǒng)進(jìn)入烹調(diào)狀態(tài)。在烹飪過程中，可以按暫停/取消鍵暫停烹飪，或者重新設(shè)置時(shí)間、溫度、火力。烹飪結(jié)束后，系統(tǒng)會(huì)發(fā)出音效提示，同時(shí)，系統(tǒng)自動(dòng)進(jìn)入復(fù)位狀態(tài)。根據(jù)系統(tǒng)工作流程，繪制主程序流程圖，如圖34所示西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）12圖34系統(tǒng)工作流程圖基于FPGA的微波爐控制器設(shè)計(jì)134系統(tǒng)詳細(xì)設(shè)計(jì)41輸入模塊設(shè)計(jì)輸入模塊采用44矩陣鍵盤作為輸入設(shè)備，實(shí)現(xiàn)數(shù)據(jù)輸入控制。矩陣鍵盤是一種常見的輸入裝置，在日常生活中，矩陣鍵盤在計(jì)算機(jī)、電話、手機(jī)、微波爐等格式電子產(chǎn)品上已經(jīng)被廣泛應(yīng)用，計(jì)算機(jī)鍵盤通常采用行列掃描法來確定所按下鍵的行列位置。由于鍵盤按鍵是一種機(jī)械開關(guān)，所以設(shè)計(jì)其控制電路時(shí)，需要涉及到鍵盤掃描、鍵盤譯碼，光靠矩陣鍵盤是無法完成按鍵輸入工作的。其中鍵盤掃描又涉及到時(shí)序產(chǎn)生、按鍵掃描和消除抖動(dòng)。41鍵盤掃描鍵盤處理的重要環(huán)節(jié)是時(shí)序產(chǎn)生、鍵盤掃描和按鍵消抖，以下分別針對(duì)所涉及到的電路進(jìn)行描述。1、時(shí)序產(chǎn)生電路本時(shí)序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形系統(tǒng)時(shí)鐘脈沖、掃描鍵盤時(shí)鐘、鍵盤消抖動(dòng)時(shí)鐘。分別定義如下CLKINSTD_LOGIC系統(tǒng)時(shí)鐘脈沖L_SCAUTSD_LOGIC掃描鍵盤時(shí)鐘CLK_DEBOTS_LI鍵盤消抖動(dòng)時(shí)鐘一般消抖動(dòng)信號(hào)時(shí)鐘頻率必須比其它的電路使用的脈沖信號(hào)頻率更高,一般消抖動(dòng)頻率是鍵盤掃描或LED頻率的4倍或更高。這里系統(tǒng)時(shí)鐘頻率取50MHZ，掃描時(shí)鐘頻率取100KHZ，消抖時(shí)鐘頻率取200KHZ。生成的電路符號(hào)如下，圖41所示CLKCLK_SCANL_DEBCLK_GENINST圖41時(shí)序產(chǎn)生電路符號(hào)2、按鍵掃描電路所謂行列式鍵盤掃描，即用帶有I/O口的線組成行列式結(jié)構(gòu)，按鍵設(shè)置在行列的西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）14交點(diǎn)上。行列式矩陣鍵盤原理按鍵設(shè)置在行列線的交叉點(diǎn)，行列線分別連接到按鍵的兩端。列線通過上拉電阻截止5V電壓，即列線的輸出被定位到高電平狀態(tài)；判斷有無按鍵按下時(shí)通過行線送出掃描信號(hào)，然后列線讀取狀態(tài)得到。其方法是依次給行線送低電平，檢查列線的輸入。若列線全為高電平，則代表所在行無按鍵按下，若列線出現(xiàn)低電平，則低電平所在的行和出現(xiàn)低電平的列的交叉點(diǎn)處有按鍵按下。行掃描信號(hào)為KEY_DRV30，列輸入信號(hào)為KEY_IN30，與按鍵的對(duì)應(yīng)關(guān)系如表41所示。表41NM行列矩陣對(duì)應(yīng)關(guān)系表KEY_DRV3KEY_DRV0KEY_IN3KEY_IN0對(duì)應(yīng)的按鍵1010110121013014101105101610170181011091010101A01B0110C101D101E01F鍵盤掃描電路是用來產(chǎn)生掃描信號(hào)KEY_DRV30，其變化為周期性的有規(guī)律的變化101011011011，停留在每個(gè)狀態(tài)的時(shí)間由按鍵的機(jī)械物理特性決定，按鍵在閉合和斷開的瞬太短的按鍵掃描時(shí)間容易采集到按鍵抖動(dòng)，太長的掃描時(shí)間容易丟失某些較快的按鍵信息。完成程序設(shè)計(jì)，生成相應(yīng)的電路符號(hào)，如圖42所示基于FPGA的微波爐控制器設(shè)計(jì)15SCAN_CLKKEY_DRV30KEY_SCANINST5圖42鍵盤掃描電路符號(hào)3、按鍵消抖電路當(dāng)一個(gè)按鍵按下和釋放時(shí)，對(duì)應(yīng)信號(hào)線電平的變化有一個(gè)不穩(wěn)定期，即所謂“抖動(dòng)”，這是因?yàn)槎鄶?shù)開關(guān)的閉合和斷開都有一個(gè)過程，并不是即刻實(shí)現(xiàn)的。在讀取鍵盤狀態(tài)時(shí)必須避開這個(gè)不穩(wěn)定期，以免造成誤判，這樣一個(gè)做法叫做“去抖”。如果當(dāng)在一段時(shí)間內(nèi)都連續(xù)多次讀到同一個(gè)非空（即有鍵按下）的掃描碼，可以認(rèn)為這時(shí)按鍵已處于穩(wěn)定狀態(tài)，這時(shí)得到的掃描碼就代表了一個(gè)鍵盤動(dòng)作，抖動(dòng)的影響已經(jīng)被剔除。按照這個(gè)想法，只需設(shè)置一個(gè)倒數(shù)計(jì)數(shù)器，當(dāng)每次讀到的非空掃描碼與上一次的相同，就將計(jì)數(shù)器加1；而當(dāng)一旦讀到不同的掃描碼或空碼則立即將計(jì)數(shù)器清0。如果計(jì)數(shù)器的值達(dá)到某預(yù)定值N時(shí)，則表示連續(xù)N次讀到同一掃描碼，于是可認(rèn)為已經(jīng)讀到了有效的按鍵。設(shè)鍵盤掃描的間隔是T，則去抖的時(shí)間就是NT。在實(shí)際中，因?yàn)橐话闳说陌存I速度至多是10次/秒，亦即一次按鍵時(shí)間是100MS，所以按下的時(shí)間可估算為50MS。因此，鍵盤掃描的頻率取100KHZ，消抖時(shí)鐘頻率取200KHZ。綜合上述分析，該鍵盤掃描子模塊關(guān)鍵代碼如下COUNTERBLOCKISBEGIPROCESCLKISBEGINIFCLKEVENTANDCLK1THENQK_VALUE_VLEK_VALUE_VLEK_VALUE_VLEK_VALUE_VLEK_VALUE_VLEK_VALUE_VLEK_VALUE_VLEK_VALUE_VLEK_VALUELD_TESTLD_CLKLD_DONEIFTEST1THENNEXT_SATEIFDOE1THENNEXT_SATEDAT2T2DAT2NULENDCASEEPROES完成VHDL源程序的輸入，編譯、運(yùn)行，生成相應(yīng)的電路符號(hào)，如下圖41所示DAT150L_TESTLD_CLKL_ONEDAT2150LOADALRMZQINST5圖41ZQQQQ電路符號(hào)423烹飪計(jì)時(shí)烹飪計(jì)時(shí)器JSQ為減計(jì)數(shù)計(jì)數(shù)器，其最大計(jì)時(shí)時(shí)間為5959，因此可用兩個(gè)減計(jì)數(shù)十進(jìn)制計(jì)數(shù)器DCNT10和兩個(gè)減計(jì)數(shù)六進(jìn)制計(jì)數(shù)器DCNT6級(jí)聯(lián)構(gòu)成。其中，兩個(gè)十進(jìn)制的減法計(jì)數(shù)器用于分、秒的個(gè)位減法計(jì)數(shù)，兩個(gè)六進(jìn)制的減法計(jì)數(shù)器用于分、秒的十位減法計(jì)數(shù)。由所學(xué)知識(shí)可知，計(jì)數(shù)的功能是累計(jì)輸入脈沖的個(gè)數(shù)，實(shí)現(xiàn)計(jì)數(shù)功能的數(shù)字電基于FPGA的微波爐控制器設(shè)計(jì)23路即計(jì)數(shù)器，被計(jì)數(shù)的脈沖可以是周期性脈沖，也可以是非周期性脈沖，通常加在計(jì)數(shù)器的時(shí)鐘脈沖輸入端，作為計(jì)數(shù)器的時(shí)鐘脈沖。因此，根據(jù)減法計(jì)數(shù)器隨計(jì)數(shù)脈沖的不斷輸入而遞減計(jì)數(shù)，在具體設(shè)計(jì)該十進(jìn)制減法計(jì)數(shù)器和六進(jìn)制減法計(jì)數(shù)器過程中，可以當(dāng)計(jì)數(shù)值減到0時(shí)，其計(jì)數(shù)器的數(shù)值自動(dòng)轉(zhuǎn)為定時(shí)設(shè)定時(shí)間，在十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)過程中，可表達(dá)為IFCQI“0000“THENCQICOUT6ANDTOUTHOURINTHENALRMDOUT7T7DOUT7T7DOUT7T7DOUT7T7DOUT7T7DOUT7DOUT7T7DOUT7T7“0000000“ENDCASEEPROES生成電路符號(hào)，如圖422所示AIN430DOUT760YMQINST4圖42YMQQQQ電路符號(hào)西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）345系統(tǒng)仿真51輸入模塊仿真完成該鍵盤輸入模塊VHDL源程序文件輸入后，保存文件，對(duì)文件進(jìn)行編譯，生成該輸入模塊部分的原理框圖，如圖51所示CLKEY_IN30OUT_CLKOUT_DAT150KEYBOARDINSTVCCLKINPUTVEY_IN30IPTDAT150OUTPTCLKTPT圖51輸入模塊原理框圖其中，CLK為系統(tǒng)時(shí)鐘脈沖，KEY_IN30為按鍵輸入，KEY_OUT30為按鍵輸入譯碼后的輸出值。添加引腳，對(duì)該原理圖進(jìn)行編譯、仿真。52狀態(tài)轉(zhuǎn)換控制器仿真完成狀態(tài)轉(zhuǎn)換控制器KZQ子模塊VHDL源程序文件輸入后，保存文件，對(duì)文件進(jìn)行編譯，然后生成其模塊原理圖，如圖52所示RESTT_STARTTETCLKDONECOKLD_TESTL_CLKLD_ONEALRMKZQINSTVCRESTINPUTVT_IPTVCSTARTINPUTVTETIPTVCCLKINPUTVDONEIPTCOKOUTPTLD_TESTTPTL_CLKOUTPTLD_ONETPTALRMOUTPT圖52狀態(tài)轉(zhuǎn)換控制器KZQKQKQKQ原理圖其中，輸入信號(hào)為REST、SET_T、START、EST、CLK、DONE，輸出信號(hào)為COK、LD_TEST、LD_CLK、LD_DONE、LARM。ZQ根據(jù)輸入信號(hào)和自身當(dāng)時(shí)所處的狀態(tài)完成狀態(tài)的轉(zhuǎn)換和輸出相應(yīng)的控制信號(hào)。LD_CLK指示ZQ裝入設(shè)置的烹調(diào)時(shí)間數(shù)據(jù)；LD_DONE指示ZQ裝入烹調(diào)完畢的狀態(tài)信息“DONE”的顯示驅(qū)動(dòng)信息數(shù)據(jù)；LD_TEST指示ZQ裝入用于測試的數(shù)據(jù)“8888”以顯示驅(qū)動(dòng)信息數(shù)據(jù)；COK指示烹調(diào)正在進(jìn)行之中，并提示計(jì)時(shí)器進(jìn)行減計(jì)基于FPGA的微波爐控制器設(shè)計(jì)35數(shù)；ALRM為外接音響效應(yīng)揚(yáng)聲器。添加引腳，對(duì)該原理圖進(jìn)行編譯、仿真，其仿真結(jié)果，如圖53所示圖53狀態(tài)轉(zhuǎn)換控制器KZQKQKQKQ仿真圖分析該仿真文件，可以看到，當(dāng)測試信號(hào)TEST為高電平有效時(shí)，測試輸出信號(hào)LD_TEST為高電平；否則，當(dāng)時(shí)間設(shè)置信號(hào)SET_T為高電平時(shí)，對(duì)應(yīng)的指示信號(hào)L_CLK輸出高電平；當(dāng)烹飪開始信號(hào)START信號(hào)為高電平時(shí)，對(duì)應(yīng)輸出COK為高電平；當(dāng)復(fù)位信號(hào)REST為高電平時(shí)，系統(tǒng)復(fù)位清零，恢復(fù)初始狀態(tài)。仿真結(jié)果符合模塊設(shè)計(jì)的要求。53數(shù)據(jù)裝載器仿真完成數(shù)據(jù)裝載器ZQ子模塊VHDL源程序文件輸入后，保存文件，對(duì)文件進(jìn)行編譯，生成該數(shù)據(jù)裝載器子模塊原理圖，如圖54所示DAT150L_TESTLD_CLKL_ONEDAT2150LOADALRMZQINSTVCLD_TESTINPUTVL_CLKIPTVCLD_ONEINPUTDAT2150OUTPTVAT150IPTLOTPTALRMOUTPT圖54數(shù)據(jù)裝載器ZQQQQ原理圖其中，輸入信號(hào)LD_DONE為高電平時(shí)，輸出烹調(diào)完畢的狀態(tài)信息數(shù)據(jù)；LD_CLK為高電平時(shí)，輸出設(shè)置的烹調(diào)時(shí)間數(shù)據(jù)；LD_TEST為高電平時(shí)，輸出測試數(shù)據(jù)。輸出信號(hào)LOAD用于指示電路正處于上述三路信號(hào)模式中的哪一種，同時(shí)提示JSQ將西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）36處于數(shù)據(jù)裝入狀態(tài)。添加引腳，對(duì)該原理圖進(jìn)行編譯、仿真，其仿真結(jié)果如圖55所示圖5數(shù)據(jù)裝載器ZQQQQ仿真圖分析該模塊仿真結(jié)果，由于數(shù)據(jù)裝載器本質(zhì)上即多了選擇譯碼電路?？芍?，當(dāng)LD_CLK、LD_TEST、LD_DONE三路信號(hào)中有且僅有一路信號(hào)電平有效時(shí)，選擇器相應(yīng)的值作為輸出。54烹飪計(jì)時(shí)器仿真對(duì)烹飪計(jì)時(shí)器模塊頂層文件進(jìn)行編譯，生成對(duì)應(yīng)的元件，添加引腳，得到該烹飪計(jì)時(shí)器子模塊原理圖。如圖56所示CLKLOADCKDAT510SEC_L30_H30MIN_L30I_H30DONEALRMJSQINSTVCCLKINPUTVLOADIPTVCCKINPUTVDAT150IPTSEC_L30OUTPT_H30TPTMIN_L30OUTPTI_H30TPTDONEOUTPTALRMTPT圖56烹飪計(jì)時(shí)器JSQQQQ原理圖其中，輸入信號(hào)LOAD為高電平時(shí)完成信號(hào)的載入；COK信號(hào)為高電平時(shí)，在每個(gè)時(shí)鐘周期的上升沿進(jìn)行減法計(jì)數(shù)。輸出信號(hào)DONE表示烹調(diào)時(shí)間到；ALRM表示音響效應(yīng)；SEC_L30、SEC_H30、MIN_L30、MIN_H30顯示所剩時(shí)間，和測試狀態(tài)信息、烹調(diào)完畢狀態(tài)信息等。由于烹調(diào)計(jì)時(shí)器是由兩個(gè)減計(jì)數(shù)十進(jìn)制計(jì)數(shù)器DCNT10和兩個(gè)減計(jì)數(shù)六進(jìn)制計(jì)數(shù)器DCNT6級(jí)聯(lián)構(gòu)成，因此，先完成兩個(gè)減計(jì)數(shù)十進(jìn)制和六進(jìn)制計(jì)數(shù)器的VHDL源程序文件輸入，保存文件并對(duì)文件進(jìn)行編譯、仿真。以下分別是兩減計(jì)數(shù)器的功能仿基于FPGA的微波爐控制器設(shè)計(jì)37真圖。如圖57、58所示圖57十進(jìn)制計(jì)數(shù)器DCNT10仿真圖圖58六進(jìn)制計(jì)數(shù)器DCNT6仿真圖分析以上計(jì)數(shù)器仿真結(jié)果，當(dāng)LOAD高電平有效時(shí)，對(duì)應(yīng)的輸出數(shù)據(jù)CQ為輸入數(shù)據(jù)DATIN的數(shù)值；否則，在時(shí)鐘脈沖上升沿，當(dāng)ENA高電平有效時(shí)，計(jì)數(shù)器進(jìn)行減計(jì)數(shù)，當(dāng)計(jì)數(shù)值減到0時(shí)，其計(jì)數(shù)器的數(shù)值自動(dòng)轉(zhuǎn)為最大計(jì)時(shí)時(shí)間，在這個(gè)過程中，當(dāng)每次計(jì)數(shù)值減到0時(shí)，輸出信號(hào)CART_OUT記一次數(shù)，即實(shí)現(xiàn)烹調(diào)過程定時(shí)計(jì)數(shù)。由以上分析可知，仿真結(jié)果正確，即實(shí)現(xiàn)了減法計(jì)數(shù)功能。在前面仿真正確的基礎(chǔ)上，生成相應(yīng)的元件，對(duì)兩計(jì)數(shù)器進(jìn)行級(jí)聯(lián)，構(gòu)成烹調(diào)計(jì)時(shí)器內(nèi)部原理框圖，對(duì)該原理圖進(jìn)行編譯、仿真，得到其仿真結(jié)果圖。為了直觀有效的觀察該烹調(diào)計(jì)時(shí)器的實(shí)現(xiàn)結(jié)果，這里分別設(shè)置不同的定時(shí)時(shí)間進(jìn)行仿真，其對(duì)應(yīng)的仿真結(jié)果如圖59、510所示圖59為定時(shí)時(shí)間（4分57秒）的仿真結(jié)果圖。西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）38圖59烹調(diào)計(jì)時(shí)器JSQQQQ仿真圖（4分57秒）圖510為定時(shí)時(shí)間（59分59秒）的仿真結(jié)果圖。圖510烹調(diào)計(jì)時(shí)器JSQQQQ仿真圖（59分59秒）由以上仿真結(jié)果可以看到，該JSQ模塊實(shí)現(xiàn)了烹調(diào)計(jì)時(shí)的定時(shí)作用。5顯示譯碼器仿真完成顯示譯碼器YMQ模塊VHDL源程序文件輸入后，保存文件，對(duì)文件進(jìn)行編譯，生成該譯碼器模塊框圖，如圖51所示AIN430DOUT760YMQINSTVCAIN4INPUTDOUT7OUTPT圖51顯示譯碼器YMQQQQ框圖其中，AIN4為信號(hào)輸入端，DOUT7輸出顯示，外接秒個(gè)位、秒十位、分個(gè)位、基于FPGA的微波爐控制器設(shè)計(jì)39分十位的按鍵。添加引腳，對(duì)該原理圖進(jìn)行編譯、仿真，其仿真結(jié)果如圖512所示圖512顯示譯碼器YMQQQQ仿真圖分析仿真結(jié)果，可知，該譯碼器實(shí)現(xiàn)了顯示譯碼功能。西南石油大學(xué)本科畢業(yè)設(shè)計(jì)（論文）406結(jié)論該課題是利用ALTERA公司的QUARTUS開發(fā)環(huán)境和軟件，進(jìn)行VHDL程序設(shè)計(jì)，然后進(jìn)行仿真，調(diào)