1、第五章習(xí)題、填空題1 .寄存器按照功能不同可分為兩類：寄存器和寄存器。2 .數(shù)字電路按照是否有記憶功能通常可分為兩類：、。3 .由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個順序脈沖。4 .時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。二、判斷并改錯（判斷各題正誤，正確的在括號內(nèi)記錯誤的在括號內(nèi)記“X”，并改正）1、同步時序邏輯電路中的存儲元件是任意類型的觸發(fā)器（）2、若某同步時序邏輯電路可以設(shè)計(jì)成Mealy型或Moore型，則采用Mealy型電路比采用Moore型電路所需狀態(tài)數(shù)目少。（）3、設(shè)計(jì)一個同步模5計(jì)數(shù)器，需要5個觸發(fā)器。（）4、同步時序邏輯電路中的無效狀態(tài)是由于

2、狀態(tài)表沒有達(dá)到最簡導(dǎo)致的。（）5、一個存在無效狀態(tài)的同步時序邏輯電路是否具有自啟動功能，取決于確定激勵函數(shù)時序無效狀態(tài)的處理。（）6、同步時序電路由組合電路和存儲器兩部分組成。（）7、組合電路不含有記憶功能的器件。（）8、時序電路不含有記憶功能的器件。（）9、同步時序電路具有統(tǒng)一的時鐘CP控制。（）10、異步時序電路的各級觸發(fā)器類型不同。（）11、環(huán)形計(jì)數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）12、環(huán)形計(jì)數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（）13、計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個數(shù)。（）14、計(jì)數(shù)器的模是指對輸入的計(jì)數(shù)脈沖的個數(shù)。（）15、D觸發(fā)器的特征方程

3、Cf=D,而與。無關(guān)，所以，D觸發(fā)器不是時序電路。（）16、把一個5進(jìn)制計(jì)數(shù)器與一個10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（）17、同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器。（）18、利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）三、選擇題（從下列各題四個備選答案中選出一個或多個正確答案，并將起代號填在題中的括號內(nèi)）1 .下列觸發(fā)器中，（）可作為同步時序邏輯電路的存儲元件。（A）基本R-S觸發(fā)器（B）D觸發(fā)器（C）J-K觸發(fā)器（D）T觸發(fā)器2 .構(gòu)造一個模10的同步計(jì)數(shù)器，需要（）

4、觸發(fā)器（A）3個（B）4個（C）5個（D）10個3 .米里型時序電路的輸出（）（A）只與當(dāng)前外輸入有關(guān)（B）只與內(nèi)部狀態(tài)有關(guān)(C)與外輸入和內(nèi)部狀態(tài)有關(guān)(D)與外輸入和內(nèi)部狀態(tài)無關(guān)4 .電路如圖P5.1所示經(jīng)CP作用后，欲使Qn*=Qn,則A、B輸入為()(A) A=0B=1(B) A=1B=1BQ圖P5.1(C) A=0B=05、時序電路可以由(D) A=1B=0組成。A.門電路B.觸發(fā)器或門電路C.觸發(fā)器或觸電路和門電路6、N位二進(jìn)制加法計(jì)數(shù)器有一個狀態(tài)，最大計(jì)數(shù)值是A.2N-1B.2NC.2N-17、計(jì)數(shù)式脈沖分配器的一般組成是A.計(jì)數(shù)器B.譯碼器C.計(jì)數(shù)器和譯碼器B.僅與時序電路原來的

5、狀態(tài)有關(guān);8、時序電路的輸出狀態(tài)的改變A.僅與該時刻輸入信號的狀態(tài)有關(guān);C.與上述兩個狀態(tài)都有關(guān)9、般寄存器應(yīng)具有的功能:A.保持B.移位C.置數(shù)D.清除E.計(jì)數(shù)10、由觸發(fā)器組成的計(jì)數(shù)電路，如果電路中所有觸發(fā)器的CP端是接在同一脈沖源的稱為計(jì)數(shù)器；反之，如果電路中只要有一片觸發(fā)器的CP端沒有接到同一脈沖源，則稱為計(jì)數(shù)器。中規(guī)模集成芯片中，凡清零或置數(shù)需借助CP起作用的，稱為一清零或置數(shù)；反之，不需要CP作用的，則稱為清零或置數(shù)。A.異步B.同步11、同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制。進(jìn)制計(jì)數(shù)器。12、把一個五進(jìn)

6、制計(jì)數(shù)器與一個四進(jìn)制計(jì)數(shù)器串聯(lián)可得到A.4B.5C.9D.2013、下列邏輯電路中為時序邏輯電路的是A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器14、N個觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長度(進(jìn)制數(shù))為的計(jì)數(shù)器。A.NB.2NC.ND.215、N個觸發(fā)器可以構(gòu)成能寄存一位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N16、五個D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長度為A.5B.10C.25D.3217、同步時序電路和異步時序電路比較，具差異在于后者A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)18、一位8421BC則計(jì)數(shù)器至少需要個觸發(fā)器。A.3B.4C.5D

7、.1019、欲設(shè)計(jì)0,1,2,3,4,5,6,7這幾個數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用級觸發(fā)器。A.2B.3C.4D.820、8位移位寄存器，串行輸入時經(jīng)個脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.821、用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178,則最少需要個觸發(fā)器。A.2B.6C.7D.8E.1022、某電視機(jī)水平-垂直掃描發(fā)生器需要一個分頻器將31500H的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要個觸發(fā)器。A.10B.60C.525D.3150023、某移位寄存器的時鐘脈沖頻率為100KH,欲將存放在該寄存器中的數(shù)左移8位，完成該操作

8、需要時間。A.10sSB.80pSC.100pSD.800ms24、若用JK觸發(fā)器來實(shí)現(xiàn)特性方程為Qn41=AQn+AB,則JK端的方程為。A.J=AB,K=A+bB.J=AB,K=abC.J=A+b,K=ABD.J=ab,K=AB25、要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS19俅實(shí)現(xiàn)，需要片。A.3B.4C.5D.1026、若要設(shè)計(jì)一個脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用一個觸發(fā)器。A.2B.3C.4D.10四、分析圖P5.2所示電路的邏輯功能，檢查電路能否自啟動。圖P5.2五、分析圖P5.3所示電路的邏輯功能CP圖P5.3六、試分析圖P5.4所示電路的功

9、能，說明電路是幾進(jìn)制計(jì)數(shù)器，能否自啟動,畫出其狀態(tài)轉(zhuǎn)換圖。圖P5.4七、分析圖P5.5邏輯電路的功能，說明電路是幾進(jìn)制計(jì)數(shù)器，能否自啟動，并畫出電路的狀態(tài)轉(zhuǎn)換圖。圖P5.5八、電路如圖P5.6所示，設(shè)初態(tài)Q3QQ=100,試畫出其工作狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，描述電路的功能，并檢查能否自啟動。若不能自啟動，請對電路進(jìn)行修改，使其具有自啟動功能。圖P5.6九、CMOS步四位二進(jìn)制加法計(jì)數(shù)器CC4520芯片的邏輯符號和功能如圖P5.7和表P5.1所示。1.根據(jù)芯片的功能表，說明芯片在作十進(jìn)制加法計(jì)數(shù)時有關(guān)引腳的正確接法，并畫出相應(yīng)的接線圖。2.若用兩片CC452似現(xiàn)六十進(jìn)制加法計(jì)數(shù)器，則電路應(yīng)怎樣連

10、接？畫出其接線圖。國回向向回皿網(wǎng)F1，ICFIENQ。10rIQ,ICR%圖P5.7CRENCP功能1清零00保持01T加計(jì)數(shù)00加計(jì)數(shù)表P5.1CC4520功能表十、用集成計(jì)數(shù)器芯片74LS193分別構(gòu)成模10加法計(jì)數(shù)器和模13減法計(jì)數(shù)器。十一、采用直接清零法，將集成計(jì)數(shù)器，74LS161構(gòu)成9進(jìn)制計(jì)數(shù)器，畫出邏輯電路圖。十二、采用預(yù)置復(fù)位法，將集成計(jì)數(shù)器74LS161構(gòu)成7進(jìn)制計(jì)數(shù)器，畫出邏輯電路圖。采用進(jìn)位輸出置最小數(shù)法，將集成計(jì)數(shù)器74LS161構(gòu)成12進(jìn)制計(jì)數(shù)器，畫出邏輯電路圖。十三、采用級聯(lián)法，將集成計(jì)數(shù)器74LS161構(gòu)成108進(jìn)制計(jì)數(shù)器，畫出邏輯電路圖。十四、采用直接清零法，將集成計(jì)數(shù)器74LS290構(gòu)成八進(jìn)制和六十進(jìn)制的計(jì)數(shù)器，分別畫出邏輯電路圖。十五、利用雙向四位TTL集成移位寄存器74LS194分別構(gòu)成分頻