1、數(shù)字電路期末復習數(shù)字電路期末復習數(shù)字邏輯基礎數(shù)字邏輯基礎常用的數(shù)制常用的數(shù)制二進制運算二進制運算3) 二進制代碼二進制代碼十進制，二進制，八進制，十六進制十進制，二進制，八進制，十六進制逢二進一逢二進一逢八進一逢八進一逢十進一逢十進一逢十六進一逢十六進一十進制數(shù)二進制八進制十六進制00000000001000101102001002203001103304010004405010105506011006607011107708100010809100111910101012A11101113B12110014C13110115D14111016E15111117F不同進制數(shù)的對照表不同進制數(shù)的

2、對照表二、十二轉換二、十二轉換整數(shù)部分:例：1231212110121100112211102222222222222kkkkkkkkkkkkkkkkSnnnnnnnnnnnnnnnnnn)()()(同理01102215201021212143208621173276543210kkkkkkkk余數(shù)余數(shù)余數(shù)余數(shù)余數(shù)余數(shù)余數(shù)余數(shù)21010101101173)()(故1 10 0= = ( (5 5. .7 75 5) )210122(101.11)1 20 21 21 21 2 二十六轉換例：將(01011110.10110010)2化為十六進制20010101111100101),.,(16(

3、52)EB十六二轉換1668)(CAF201101100101011111000)(八進制數(shù)與二進制數(shù)的轉換例：將(011110.010111)2化為八進制2111010110011).(87263).(83425).(2011100010101).(對于一個多位的十進制數(shù)，需要有與十進制位數(shù)相同的幾對于一個多位的十進制數(shù)，需要有與十進制位數(shù)相同的幾組組BCD代碼來表示。例如：代碼來表示。例如： BCD2421 236810 BCD8421 536410 0010 .0011 1100 11102.8630101 .0011 0110 01005.463 不能省略！不能省略！(四四)用用BCD

4、代碼表示十進制數(shù)代碼表示十進制數(shù)邏輯代數(shù)基礎邏輯代數(shù)基礎1）邏輯函數(shù)）邏輯函數(shù)2）邏輯代數(shù)的基本公式和常用公式）邏輯代數(shù)的基本公式和常用公式3）邏輯函數(shù)的表示方法）邏輯函數(shù)的表示方法4）邏輯函數(shù)的化簡法）邏輯函數(shù)的化簡法& &A AY YB B1 1A AY Y1 1 A AB BY YY YA AB BY YA AB BY YA A異或邏輯異或邏輯若兩個輸入變量的值相異，輸出為若兩個輸入變量的值相異，輸出為1，否則為，否則為0。 異或邏輯真值表異或邏輯真值表ABL000101011110BAL=1ABL異或邏輯符號異或邏輯符號異或邏輯表達式異或邏輯表達式L A B A B A

5、 B 同或運算同或運算 LABA BAB若兩個輸入變量的值相同，輸出為若兩個輸入變量的值相同，輸出為1 1，否則為，否則為0 0。同或邏輯真值表同或邏輯真值表ABL001010111001B=ALABL同或邏輯邏輯符號同或邏輯邏輯符號同或邏輯表達式同或邏輯表達式2.3.1 基本公式n根據(jù)與、或、非的定義，得表2.3.1的布爾恒等式序號序號公公 式式序號序號公公 式式10 1 = 0; 0= 110 0 A = 0 0111 + A= 121 A = A120 + A = A3A A = A13A + A = A4A A= 014A + A = 15A B = B A15A +B = B + A

6、6A (B C) = (A B) C16A + (B +C) = (A + B) + C7A (B +C) = A B + A C17A + B C = (A +B)(A +C)8(A B) = A + B18(A+ B) = AB9(A ) = A若干常用公式序 號 公 式21A + A B = A22A +A B = A + B23A B + A B = A24A ( A + B) = A25A B + A C + B C = A B + A CA B+A C + B CD = A B + A C26A (AB) = A B ; A (AB) = A 最小項的性質最小項的性質n在輸入變量任

7、一取值下，有且僅有一個最小項的值為1。n全體最小項之和為1 。n任何兩個最小項之積為0 。nn個變量均以原變量和反變量的形式在m中出現(xiàn)一次。n邏輯函數(shù)的最簡形式 最簡與或 -包含的乘積項已經最少，每個乘積項的因子也最少，稱為最簡的與-或邏輯式。CBACYACDCBABCY21n化簡步驟： -用卡諾圖表示邏輯函數(shù) -找出可合并的最小項 -化簡后的乘積項相加（項數(shù)最少，每項因子最少） 用卡諾圖化簡函數(shù)2 2、用卡諾圖化簡邏輯函數(shù)的、用卡諾圖化簡邏輯函數(shù)的一般步驟一般步驟 A.A.畫出邏輯函數(shù)的卡諾圖。畫出邏輯函數(shù)的卡諾圖。 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m

8、14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 3.同一方格可以被不同的包圍同一方格可以被不同的包圍圈重復包圍多次，但新增的包圈重復包圍多次，但新增的包圍圈中一定要有原有包圍圈未圍圈中一定要有原有包圍圈未曾包圍的方格。曾包圍的方格。4. 一個包圍圈的方格數(shù)要盡可能一個包圍圈的方格數(shù)要盡可能多多, ,包圍圈的數(shù)目要可能少。包圍圈的數(shù)目要可能少。 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 XB. B. 合并最小項，即將相鄰的為合

9、并最小項，即將相鄰的為1 1的方格圈成一組。的方格圈成一組。 C. C. 將所有包圍圈對應的乘積項相加。將所有包圍圈對應的乘積項相加。 包圍圈內的方格數(shù)一定是包圍圈內的方格數(shù)一定是2 2n n個，且包圍圈必須呈矩形。個，且包圍圈必須呈矩形。2.循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。畫包圍圈時應遵循的原則：畫包圍圈時應遵循的原則： 用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù) 例： 00 01 1 1 1 001X011X101CBLABCL(0,2,5,6)(1,4)md試用卡諾圖化簡邏輯函數(shù)試用卡諾圖化簡邏輯函數(shù)L=AC+AC+Ba

10、a、畫出邏輯函數(shù)的卡諾圖、畫出邏輯函數(shù)的卡諾圖試用卡諾圖化簡邏輯函數(shù)試用卡諾圖化簡邏輯函數(shù)L(1,2,4,7)(3,6)mdb b、化簡邏輯函數(shù)、化簡邏輯函數(shù) 00 01 1 1 1 0001X11101XABC 組合邏輯電路組合邏輯電路1）組合邏輯電路的特點）組合邏輯電路的特點2）組合邏輯電路分析方法）組合邏輯電路分析方法3）組合邏輯電路的設計方法）組合邏輯電路的設計方法4）組合邏輯電路中的競爭冒險）組合邏輯電路中的競爭冒險邏輯電路邏輯電路 = 1 = 1 L B C A Z LZC1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式2. 列寫真值表。列寫真值表。 )(C

11、BAL 10010110111011101001110010100000CBABAZ 001111003. 確定邏輯功能：確定邏輯功能： 解：解：()ABCABC輸入變量的取值中有奇數(shù)輸入變量的取值中有奇數(shù)個個1時，時，L為為1，否則，否則L為為0,電路具有為奇校驗功能。電路具有為奇校驗功能。如何實現(xiàn)組合邏輯電路設計：如表決器，交通燈。如何實現(xiàn)組合邏輯電路設計：如表決器，交通燈。n設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路,如果信號燈出現(xiàn)故障，如果信號燈出現(xiàn)故障，Z為為1,否則為否則為0，畫電路，畫電路如果信號燈如果信號燈出現(xiàn)故障，出現(xiàn)故障，Z為為1RAGZ1.

12、抽象抽象n輸入變量輸入變量: 紅（紅（R）、黃（黃（A）、綠（綠（G）n輸出變量：輸出變量： 故障信號（故障信號（Z）2. 寫出邏輯表達式寫出邏輯表達式輸入變輸入變量量輸輸出出R AG Z0 0010 0100 1000 1111 0001 0111 1011 111RAGRAGGRAAGRGARZ設計舉例：設計舉例：設計舉例：3. 選用小規(guī)模集成門電路選用小規(guī)模集成門電路4. 卡諾圖化簡卡諾圖化簡5. 畫出邏輯圖畫出邏輯圖AGRGRAGARZ設計邏輯電路設計邏輯電路設計一個三人投票表決器，三個投票人分別設計一個三人投票表決器，三個投票人分別為為A、B、C，按規(guī)定只要二人以上同意才能通，按規(guī)定

13、只要二人以上同意才能通過。過。解：解：第一步：由邏輯關系列出真值表第一步：由邏輯關系列出真值表首先指明邏輯符號取首先指明邏輯符號取“0”、“1”的含義。的含義。三個按鍵三個按鍵A、B、C同意時為同意時為“1”，不同意為，不同意為“0”。 輸出是輸出是F，輸出為，輸出為“1”表示通過表示通過 (多多數(shù)贊成數(shù)贊成)，為為“0”表示不通過。表示不通過。真值表真值表第二步：由真值表寫出邏輯函數(shù)表達式第二步：由真值表寫出邏輯函數(shù)表達式7653111110101011mmmmABCCABCBABCAF)7 , 6 , 5 , 3(mF第三步：化簡邏輯函數(shù)表達式第三步：化簡邏輯函數(shù)表達式法法1：用卡諾圖化簡

14、：用卡諾圖化簡)7 , 6 , 5 , 3(mFCABCABY第四步：根據(jù)第四步：根據(jù)化簡后的表達化簡后的表達式畫邏輯電路式畫邏輯電路圖圖1&ABCY能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。 如如8線線-3線編碼器：線編碼器：將將8個輸入的信號分別編成個輸入的信號分別編成 8個個3位二進位二進制數(shù)碼制數(shù)碼輸出。輸出。1、)編碼器編碼器 (Encoder)的概念的概念二進制編碼器的結構框圖二進制編碼器的結構框圖 I0 I1 Yn-1 Y0 Y1 1n2 I二進制二進制 編碼器編碼器 n位二進位二進制碼輸出制碼輸出 2n個個

15、輸入輸入 譯碼譯碼：譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某一特定含義的信號一特定含義的信號.(.(即電路的某種狀態(tài)，如高、低電平信號即電路的某種狀態(tài)，如高、低電平信號) ) 譯碼器的概念與分類譯碼器的概念與分類譯碼器譯碼器：具有譯碼功能的邏輯電路稱為譯碼器具有譯碼功能的邏輯電路稱為譯碼器。譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器邏輯圖邏輯圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLH

16、HHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸輸 出出輸輸 入入A1A074HC138集成譯碼器功能表集成譯碼器功能表74LS151功能框功能框圖圖D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S0集成電路數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC151輸 入輸 出使 能選 擇YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHL

17、HD5LHHLD6LHHHD774LS151的功能的功能表表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY iiimDY 70當當E=1時，時，Y=1 。 當當E=0時時比較比較Y與與L，當，當 D3=D5=D6=D7= 1 D0=D1=D2=D4=0時時，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L課后作業(yè)課后作業(yè) 4.18 4.20，試用，試用8選選1數(shù)據(jù)選擇器設計數(shù)據(jù)選擇器設計XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL

18、Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解解:例例 試用試用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151產生邏輯函數(shù)產生邏輯函數(shù) 鎖存器和觸發(fā)器鎖存器和觸發(fā)器1）鎖存器、觸發(fā)器的電路結構和工作原理）鎖存器、觸發(fā)器的電路結構和工作原理2）SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、D觸發(fā)器及觸發(fā)器及T 觸發(fā)器的觸發(fā)器的邏輯功能邏輯功能3）鎖存器、觸發(fā)器的動態(tài)特性）鎖存器、觸發(fā)器的動態(tài)特性2. D 觸法器的邏輯功能觸法器的邏輯功能特性方程特性方程Qn+1=D狀態(tài)轉換圖狀態(tài)轉換圖 D=1 D=0 D=0 D=1 0 1

19、 邏輯功能表邏輯功能表nQ1n Q111101010000D動作特點：電路在動作特點：電路在CP 的上升沿對信號敏感的上升沿對信號敏感,并產生狀態(tài)變化。并產生狀態(tài)變化。次態(tài)與次態(tài)與CP 的上升沿前一瞬間的上升沿前一瞬間 的狀態(tài)相同的狀態(tài)相同D觸發(fā)器觸發(fā)器 翻翻 轉轉10011111 置置 111010011 置置 000011100狀態(tài)不變狀態(tài)不變01010000 說說 明明Qn+1QnKJ功能表功能表 1nnnQJQKQ特性方程特性方程 0 1 0 0 1 1 0 1 J 1 KQn 0 00 01 11 10 JK 觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能 1J C1 1K Q Q J CP K

20、邏輯符號邏輯符號 1J C1 1K Q Q T觸發(fā)器觸發(fā)器 T特性方程特性方程狀態(tài)轉換圖狀態(tài)轉換圖功能表功能表nQ1n Q011101110000TnnnQTQTQ 1 T=1 T=1 T=0 T=0 0 1 1T C1 Q Q T CP 邏輯符號邏輯符號 具有保持和翻轉功能具有保持和翻轉功能時序邏輯電路時序邏輯電路1）時序邏輯電路的描述方式及其相互轉換）時序邏輯電路的描述方式及其相互轉換2）時序邏輯電路的分析方法）時序邏輯電路的分析方法3）時序邏輯電路的設計方法）時序邏輯電路的設計方法4）典型時序邏輯電路計數(shù)器、寄存器、移位寄存器的邏輯）典型時序邏輯電路計數(shù)器、寄存器、移位寄存器的邏輯功能及

21、其應用功能及其應用時序電路功能的表達方法時序電路功能的表達方法輸出方程輸出方程: Of1(I，S) 激勵方程激勵方程: Ef2(I，S) 狀態(tài)方程狀態(tài)方程 : Sn+1f3(E，Sn) 1 1、邏輯方程組、邏輯方程組 時序電路功能的四種描述方法：時序電路功能的四種描述方法：邏輯方程式、狀態(tài)表、狀態(tài)圖和波形圖。邏輯方程式、狀態(tài)表、狀態(tài)圖和波形圖。表達輸出信號與輸入信號、狀態(tài)變量的關系式表達輸出信號與輸入信號、狀態(tài)變量的關系式表達了激勵信號與輸入信號、狀態(tài)變量的關系式表達了激勵信號與輸入信號、狀態(tài)變量的關系式表達存儲電路從現(xiàn)態(tài)到次態(tài)的轉換關系式表達存儲電路從現(xiàn)態(tài)到次態(tài)的轉換關系式 組合邏輯電路組合

22、邏輯電路 I1 Ii O1 Oj 存儲電路存儲電路 S1 Sr E1 Er 分析同步時序邏輯電路分析同步時序邏輯電路( (見書例題，課后作業(yè)見書例題，課后作業(yè)) )1.了解電路的組成：了解電路的組成：電路的輸入、輸出信號、觸發(fā)器的類型等電路的輸入、輸出信號、觸發(fā)器的類型等 .確定電路的邏輯功能確定電路的邏輯功能.列出狀態(tài)轉換表或畫出狀態(tài)圖和波形圖；列出狀態(tài)轉換表或畫出狀態(tài)圖和波形圖； 2. 根據(jù)給定的時序電路圖根據(jù)給定的時序電路圖,寫出下列各邏輯方程組：寫出下列各邏輯方程組：() 電路的輸出方程；電路的輸出方程； () 各觸發(fā)器的激勵方程組各觸發(fā)器的激勵方程組;（3）狀態(tài)方程組）狀態(tài)方程組:

23、將每個觸發(fā)器的激勵方程代入其特將每個觸發(fā)器的激勵方程代入其特性方程得狀態(tài)方程性方程得狀態(tài)方程. 時序邏輯電路的設計是分析的逆過程時序邏輯電路的設計是分析的逆過程, ,其任務是根據(jù)實際邏輯其任務是根據(jù)實際邏輯問題的要求，設計出能實現(xiàn)給定邏輯功能的電路。問題的要求，設計出能實現(xiàn)給定邏輯功能的電路。畫出畫出 邏輯圖并邏輯圖并檢查自啟檢查自啟動能力動能力 CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 FF1 FF2 根據(jù)所給器件求出電路的根據(jù)所給器件求出電路的激勵方程組和輸出方程激勵方程組和輸出方程設計結果的主要表現(xiàn)形式設計結果的主要表現(xiàn)形式: :

24、 邏邏輯抽象輯抽象建立建立原始原始狀態(tài)圖狀態(tài)圖和和狀態(tài)表狀態(tài)表狀態(tài)狀態(tài) 化簡化簡 狀態(tài)狀態(tài) 分配分配選擇選擇 觸發(fā)器觸發(fā)器類型類型 確定確定激勵激勵 方程組方程組和和 輸出方程輸出方程組組狀態(tài)編碼（計數(shù)個數(shù)）；狀態(tài)編碼（計數(shù)個數(shù)）；4、選擇觸發(fā)器的類型、選擇觸發(fā)器的類型6、畫出邏輯圖并檢查自啟動能力。、畫出邏輯圖并檢查自啟動能力。122nnM（M:狀態(tài)數(shù)狀態(tài)數(shù);n:觸發(fā)器的個數(shù)）觸發(fā)器的個數(shù)）給每個狀態(tài)賦以二進制代碼的過程。給每個狀態(tài)賦以二進制代碼的過程。根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個數(shù)，根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個數(shù)，5、求出電路的激勵方程和輸出方程、求出電路的激勵方程和輸出方程 ；若干典型的時序邏輯

25、集成電路若干典型的時序邏輯集成電路寄存器寄存器寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。是觸發(fā)器。 一個觸發(fā)器能存儲一個觸發(fā)器能存儲1位二進制代碼，存儲位二進制代碼，存儲 n 位二進制代碼的寄存器需要位二進制代碼的寄存器需要用用 n 個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。移位寄存器移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼向高位或移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼向高位或向低位移動的邏輯功能部件。向低位

26、移動的邏輯功能部件。計計 數(shù)數(shù) 器器計數(shù)器的基本功能是對輸入時鐘脈沖進行計數(shù)。它也可用于分頻、計數(shù)器的基本功能是對輸入時鐘脈沖進行計數(shù)。它也可用于分頻、定時、產生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等等。定時、產生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等等。74LVC160邏輯功能表邏輯功能表輸輸 入入輸輸 出出清零清零預置預置使能使能時鐘時鐘預置數(shù)據(jù)輸入預置數(shù)據(jù)輸入計計 數(shù)數(shù)進進位位CPCTCLKD3D2D1D0Q3Q2Q1Q0CLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持*HHHH計計數(shù)數(shù)*LDDR采用采用反饋置數(shù)法和清零法反饋置數(shù)法和清零法如何構成九進制，十進制計數(shù)如何構成九進制，十進制計數(shù)器器? ?4位二進制計數(shù)器狀態(tài)表0000161111150111141011130011121101110101101001