1、QuartusII原理圖輸入法 【要求】 應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器 【知識點(diǎn)】應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器理解 Quartus II原理圖輸入法掌握 Quartus II原理圖層次化設(shè)計(jì)方法理解 Quartus II器件編程 【重點(diǎn)和難點(diǎn)】 應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器下一頁2.1 工作任務(wù)的陳述與背景 2.2 完成工作任務(wù)的引導(dǎo)2.3 相關(guān)技術(shù)基本知識與基本技能2.4 小結(jié)上一頁一、任務(wù)的陳述 設(shè)計(jì)一個(gè)八位二進(jìn)制加法器:要求在Quartus II 8.1軟件平臺上用原理圖方式和層次化方法設(shè)計(jì)出一個(gè)八位二進(jìn)制加法器，并通過編譯及仿真檢查設(shè)計(jì)結(jié)果。二、任務(wù)的背景 加法器是數(shù)

2、字系統(tǒng)中的基本邏輯器件，也是最基本的數(shù)字算法，無論乘法、減法、除法或FFT運(yùn)算最終也要分解為加法運(yùn)算。因此，加法器的設(shè)計(jì)是一個(gè)最基礎(chǔ)的設(shè)計(jì)之一。2.1 工作任務(wù)的陳述與背景 返 回下一頁2.2 完成工作任務(wù)的引導(dǎo) 一、資訊 為了完成八位二進(jìn)制加法器的設(shè)計(jì)，首先要進(jìn)行以下幾點(diǎn)的準(zhǔn)備工作: 1.了解加法器及相關(guān)基本知識 半加器的定義、真值表、邏輯表達(dá)式、元件符號; 全加器的定義、真值表、邏輯表達(dá)式、元件符號; 多位加法器的構(gòu)成方式、特點(diǎn)。 通過對加法器相關(guān)知識的閱讀和分析，思考用于什么方式進(jìn)行八位二進(jìn)制加法器的設(shè)計(jì)。 2. Quartus 8.1軟件的基本使用 查閱相關(guān)書籍、網(wǎng)頁資料，掌握Quar

3、tus8.1軟件的基本使用方法。 下一頁上一頁 3.理解層次化設(shè)計(jì)的方法 為了使設(shè)計(jì)八位的二進(jìn)制加法器變得容易理解且易于設(shè)計(jì)，那么采用層次化的方法設(shè)計(jì)就能使設(shè)計(jì)變得條理清晰，簡單易懂，如何用Quartus8.1軟件進(jìn)行層次化設(shè)計(jì)以及設(shè)計(jì)原理圖的時(shí)候，如何把層次的關(guān)系理好，這是一個(gè)要思考的問題。 二、計(jì)劃 根據(jù)上節(jié)中的知識，制訂設(shè)計(jì)方案如圖2-1所示。三、決策 從方案上看，設(shè)計(jì)方案至少有3種，下面來對這3種方案進(jìn)行分析: 一般來說，多位加法器的構(gòu)成方式主要分為并行進(jìn)位和串行進(jìn)位兩種。并行進(jìn)位一般來說速度快、占用資源多;而串行進(jìn)位一般速度慢、2.2 完成工作任務(wù)的引導(dǎo)下一頁占用資源少。同時(shí)實(shí)驗(yàn)表明

4、，四位二進(jìn)制并行加法器和串行級聯(lián)加法器占用幾乎相同的資源。這樣，多位數(shù)加法器由四位二進(jìn)制并行加法器級聯(lián)構(gòu)成是較好的選擇。因此，采取第一種方案是實(shí)際設(shè)計(jì)中較好的選擇，但是，由于本書的是針對初學(xué)者，考慮到淺顯易懂的宗旨，我們在設(shè)計(jì)的時(shí)候主要介紹第一種設(shè)計(jì)方法，只在章節(jié)后對第一種設(shè)計(jì)方法作簡略的介紹。四、實(shí)施 根據(jù)第一種設(shè)計(jì)方案，首先，制作底層半加器，根據(jù)數(shù)字電路中組合邏輯電路的設(shè)計(jì)方法，根據(jù)定義，列真值表，寫邏輯表達(dá)式，畫出它的邏輯電路圖，然后用原理圖方式(軟件的使用，請參看本書3.3示節(jié))進(jìn)行半加器的設(shè)計(jì)。如圖2-2所示。2.2 完成工作任務(wù)的引導(dǎo)上一頁 編譯通過后，生成半加器的元件符號(圖2-

5、3)，以便設(shè)計(jì)全加器時(shí)調(diào)用。 同理，再進(jìn)行一位全加器的設(shè)計(jì)，如圖2-4所示。 編譯后，生成全加器的元件符號(圖2-5)，以便設(shè)計(jì)八位加法器時(shí)調(diào)用。 采用串行進(jìn)位的方式，進(jìn)行八位二進(jìn)制加法器的設(shè)計(jì)，如圖2-6所示。 編譯正確后，即完成了八位二進(jìn)制加法器的前期設(shè)計(jì)工作。下一頁上一頁2.2 完成工作任務(wù)的引導(dǎo)五、檢查 Quartus 8.1軟件的編譯工具，主要是檢查原理圖或程序語法上是否有錯誤，但不能驗(yàn)證邏輯關(guān)系是否有錯誤，驗(yàn)證所設(shè)計(jì)的電路是否符合設(shè)計(jì)的要求，需要利用仿真工具進(jìn)行波形仿真。下面對八位二進(jìn)制加法器的各個(gè)底層模塊和頂層模塊進(jìn)行仿真，以驗(yàn)證所設(shè)計(jì)的原理圖邏輯上是否符合設(shè)計(jì)的要求。 半加器仿

6、真波形如圖2-7所示。 全加器仿真波形如圖2-8所示。 八位二進(jìn)制加法器仿真波形如圖2-9所示。 可以看到，所設(shè)計(jì)的八位二進(jìn)制加法器完全符合要求。如果有條件，可以把源代碼下載到硬件中做最后的驗(yàn)證。下一頁上一頁2.2 完成工作任務(wù)的引導(dǎo)六、評估 采用串行進(jìn)位的方式所設(shè)計(jì)的八位二進(jìn)制加法器在編譯后，可以看到它的延時(shí)情況，如圖2-10所示。 可以看到，比如管腳 a0 到管腳 sum 7 產(chǎn)生了20.501 ns的延時(shí)，那么，之前我們討論到，采用圖2-1所示的方法一進(jìn)行的八位二進(jìn)制加法器的設(shè)計(jì)是最優(yōu)的設(shè)計(jì)方案，下面，簡單介紹方案一的設(shè)計(jì)方法，并與方案一進(jìn)行比較，以突出優(yōu)劣。 首先，進(jìn)行四位并行加法器的

7、設(shè)計(jì)，邏輯圖如圖2-11所示。 使用Quartus 8.1軟件，用原理圖的方式設(shè)計(jì)出四位二進(jìn)制并行加法器的電路圖，如圖2-12所示。下一頁上一頁2.2 完成工作任務(wù)的引導(dǎo)返 回上一頁 仿真的波形圖如圖2-13所示。 然后用串行的方式設(shè)計(jì)出八位二進(jìn)制加法器的原理圖，如圖2-14所示。 仿真的波形圖如圖2-15所示。 采用方案一所設(shè)計(jì)的八位二進(jìn)制加法器的延時(shí)情況如圖2-16所示。 可以看到管腳 A0 到管腳 S7 所產(chǎn)生的延時(shí)是16.167 ns，與之前方案中相同管腳所產(chǎn)生的20.501 ns減少了4.334 ns ，用兩個(gè)四位并行加法器所構(gòu)成的八位加法器所產(chǎn)生的延時(shí)示于用串行進(jìn)位構(gòu)成的八位加法器

8、。2.2 完成工作任務(wù)的引導(dǎo) 一、Quartus原理圖輸入法 應(yīng)用數(shù)字邏輯電路的基本知識，使用Quartus原理圖輸入法可非常方便地進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。應(yīng)用Quartus原理圖輸入法，還可以把原有的使用中示規(guī)模的通用數(shù)字集成電路設(shè)計(jì)的數(shù)字系統(tǒng)移植到FPGA或CPLD中。下面以一個(gè)二人表決器的設(shè)計(jì)為例說明Quartus原理圖輸入法的使用方法。 (一)建立工程文件夾 1.新建一個(gè)文件夾作為工程項(xiàng)目目錄 首先在計(jì)算機(jī)中建立一個(gè)文件夾作為工程項(xiàng)目目錄，此工程目錄不能是根目錄，比如D:，只能是根b錄下的b錄，比如D:EDA _book codeChapter3BiaoJueQi。下一頁2.3 相關(guān)技術(shù)基

9、本知識與基本技能 2.建立工程項(xiàng)目 運(yùn)行Quartus 軟件，執(zhí)行File=New Project Wizard 命令，建立工程，如圖2-17所示。 在圖2-18界面中單擊Next按鈕。 在所彈出的圖2-19 New Project Wizard對話框中，填寫Directory， Name, Top-Level Entity等項(xiàng)目。其中第一、第二、第三個(gè)文本框分別是工程項(xiàng)目目錄、項(xiàng)目名稱和項(xiàng)目頂層設(shè)計(jì)實(shí)體的名稱。 單擊Next按鈕，出現(xiàn)添加工程文件的對話框，如圖2-20所示。 若原來己有文件，可選擇相應(yīng)文件，這單直接單擊Next進(jìn)行下一步，選擇FPGA器件的型號，如圖2-21所示。下一頁上一頁

10、2.3 相關(guān)技術(shù)基本知識與基本技能 在Family下拉框中，根據(jù)需要選擇一種型號的FPGA，比如Cyclone系列FPGA。然后在“Available devices:”中根據(jù)需要的FPGA型號選擇FPGA型號，比如“EP1C3T144C8”，注意在Filters一欄中選中“Show Advanced Devices”以顯示所有的器件型號。再單擊Next按鈕，出現(xiàn)如圖2-22所示對話框。 對于彈出的其他EDA工具的對話框，由于我們使用Quartus 的集成環(huán)境進(jìn)行開發(fā)，因此不要作任何改動。單擊Next進(jìn)入工程的信息總概對話框，如圖2-23所示。 單擊Finish按鈕就建立了一個(gè)空的工程項(xiàng)目。下

11、一頁上一頁2.3 相關(guān)技術(shù)基本知識與基本技能 (二)編輯設(shè)計(jì)圖形文件 1.建立原理圖文件 執(zhí)行File = New 命令，彈出新建文件對話框，如圖2-24所示。 如圖2-25所示，Quartus 支持6種設(shè)計(jì)輸入法文件: “ AHDL File ”，是AHDL文本文件; “Block Diagram/Schematic File ”，是流程圖和原理圖文件，簡稱原理圖文件; “EDIF File ”，是網(wǎng)表文件; “ SOPC Builder System ”，是可編程片上系統(tǒng)的編輯系統(tǒng); “ Verilog HDL File ”，是Verilog HDL文本文件; “ VHDL File ”，

12、是VHDL文本文件。下一頁上一頁2.3 相關(guān)技術(shù)基本知識與基本技能 “Block Diagram/Schematic File”，按OK即建立一個(gè)空的原理圖文件。 執(zhí)行File= Save as命令，把它另存為文件名是“ BiaoJueQi”的原理圖文件，文件后綴為.bdf。將“Add current project”選項(xiàng)選中，使該文件添加到剛建立的工程中去，如圖2-26所示。 2.編輯輸入原理圖文件 圖形編輯界面如圖2-27所示，其右側(cè)的空白處就是原理圖的編輯區(qū)，在這個(gè)編輯區(qū)輸入如圖2-28所示的BiaoJueQi原理圖。 (1)元件的選擇與放置 在原理圖編輯區(qū)的一個(gè)位置雙擊鼠標(biāo)的左鍵，將彈

13、出Symbol對話框，或單擊鼠標(biāo)右鍵，在彈出的選擇對話框中選擇Insert = Symbol下一頁上一頁2.3 相關(guān)技術(shù)基本知識與基本技能.，也會彈出Symbol對話框。不要選中Symbol對話框中Repeat -insert mode(重復(fù)-插入模式)和insert symbol as block(作為流程圖模塊插入符號)復(fù)選框，即采用默認(rèn)的一次性插入作為原理圖元件的符號。用單擊的方法展開Libraries欄中的元件庫，如圖2-29所示，其中primitive s為基本元件庫，打開logic子庫，單面是常用的與門、或門和非門等門電路。 在圖2-30中，選擇其中的二輸入與門元件 and2，然后

14、單擊OK按鈕。 出現(xiàn)如圖2-31所示的圖樣。 將該圖樣移到編輯區(qū)合適的地方左擊鼠標(biāo)，就可放置一個(gè)二輸入與門元件，如圖2-32所示。下一頁上一頁2.3 相關(guān)技術(shù)基本知識與基本技能 右擊與門元件符號，在出現(xiàn)的菜單中選擇Copy命令，如圖2-33所示。 將鼠標(biāo)移到編輯區(qū)合適的地方右擊鼠標(biāo)，在彈出的菜單中選擇Paste命令，如圖2-34所示。 就可通過復(fù)制-粘貼的方法獲得另兩個(gè)二輸入與門元件，如圖2-35所示。 用相似的方法選擇放置一個(gè)二輸入或門元件符號，如圖2-36所示. 再打開primitives基本元件庫的pin子庫，如圖2-37所示。 選擇、放置三個(gè)輸入管腳元件input和一個(gè)輸出管腳元件ou

15、tput元件到編輯區(qū)內(nèi)，如圖2-38所示。(2)連接各個(gè)元件符號 把鼠標(biāo)移到一個(gè)input元件連接處，將會出現(xiàn)圖2-39所示的圖樣。下一頁上一頁2.3 相關(guān)技術(shù)基本知識與基本技能 單擊鼠標(biāo)左鍵，移到要與之相連的與門元件的連接處，松開鼠標(biāo)即可連接這兩個(gè)要連接的元件，如圖2-40所示。 用同樣的方法可按要求連接其他元件。 (3)設(shè)定各輸入輸出管腳名 將鼠標(biāo)移到一個(gè)input元件上雙擊，將會彈出如圖2-41所示的管腳屬性編輯對話框。在Pin name文本框中填入管腳名a。 用相似的方法設(shè)定其他管腳名。完成的電路圖如圖2-28所示。 在Quartus 流程圖和原理圖文件中，除了使用原理圖元件符號外，還

16、可以使用流程圖模塊，對于初學(xué)者可先掌握原理圖元件符號的使用，以后再探討流程圖模塊的使用，這里對流程圖模塊不做介紹。下一頁上一頁2.3 相關(guān)技術(shù)基本知識與基本技能 在流程圖和原理圖輸入法編輯界面中的左邊，有供編輯輸入時(shí)使用的工具箱，各個(gè)工具的功能如圖2-42所示。 (三) 編譯設(shè)計(jì)圖形文件 完成原理圖編輯輸入后，保存設(shè)計(jì)圖形文件，就可編譯設(shè)計(jì)圖形文件。執(zhí)行Processing=Start Compilation，如圖2-43所示，進(jìn)行編譯。 編譯結(jié)束后，會出現(xiàn)如圖2-44所示的對話框，對話框會顯示編譯的錯誤和警告的情況。若有錯誤，則可先雙擊編譯器界面下方出現(xiàn)的第一個(gè)錯誤提示，可使第一個(gè)錯誤處改變

17、顏色。檢查糾正，第一個(gè)錯誤后保存再編譯，如果還有錯誤，重復(fù)以上操作，直至最后通過。最后通過時(shí)應(yīng)沒有錯誤提示但可有警告提示，如圖2-44所示。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 可以通過查看編譯報(bào)告了解有關(guān)情況，比如定時(shí)分析情況，圖2-45所示是編譯報(bào)告中關(guān)于每個(gè)輸出信號對輸入信號的延遲時(shí)間的報(bào)告。 以上是使用Quartus 編譯器默認(rèn)設(shè)置進(jìn)行的編譯方法，還可以先根據(jù)需要進(jìn)行進(jìn)一步的編譯設(shè)置，然后再編譯，具體方法參考Quartus 幫助文檔。 (四)時(shí)序仿真設(shè)計(jì)文件 1.新建用于仿真的波形文件 如圖2-46所示，Quartus 可建立和編輯的文件有器件設(shè)計(jì)文件“DeviceDesi

18、gn File”、其他文件“Other File ”兩類。器件設(shè)計(jì)文件“Device Design File”有6種，以上已做介紹，用于仿真的波形文件則屬于其他文件“Other File ”。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 執(zhí)行File=New，如圖2-46所示，選擇“Other Files”標(biāo)簽中的“Vector WaveformFile ”(波形文件)，然后單擊“OK”確定。 出現(xiàn)波形文件編輯器，如圖2-47所示。在圖2-31中鼠標(biāo)所在處單擊鼠標(biāo)右鍵，出現(xiàn)圖2-48所示菜單，選擇Insert Node or Bus命令。 出現(xiàn)如圖2-49所示的對話框，單擊Node Fin

19、der按鍵。 在出現(xiàn)的圖2-50所示的對話框中單擊List按鍵。 選擇需要的輸入輸出引腳，如圖2-51所示。 如圖2-52所示，單擊選中的按鍵，選中需要的輸入輸出引腳。 然后，單擊兩次確定按鈕，出現(xiàn)如圖2-53所示的畫面。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能2.設(shè)置仿真時(shí)間 執(zhí)行Edit=End Time命令，設(shè)置合適的時(shí)間，如圖2-54和圖2-55所示。 執(zhí)行Edit=Grid Size命令，設(shè)置時(shí)間單位為100 ns，如圖2-56和圖2-57所示。3.設(shè)置輸入信號波形 單擊工具箱中縮放工具按鈕，將鼠標(biāo)移到編輯區(qū)內(nèi)，單擊鼠標(biāo)，調(diào)整波形區(qū)橫向比例，如圖2-58所示。 單擊工具箱中的選

20、擇按鈕，然后在要設(shè)置波形的區(qū)域上按下鼠標(biāo)左鍵并拖動鼠標(biāo)，選擇要設(shè)置的區(qū)域，如圖2-59所示。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 單擊工具箱中高電平設(shè)置按鈕，將該區(qū)域設(shè)置為高電平，如圖2-60所示。 用相似的方法設(shè)置其他區(qū)域的波形，如圖2-61所示，注意圖2-61波形與真值表相對應(yīng)。 4.進(jìn)行功能仿真 設(shè)置輸入信號后，保存文件，文件名與原理圖名一致。執(zhí)行Processing=Start Simulation命令，進(jìn)行仿真，如圖2-62所示。 仿真結(jié)果如圖2-63所示 認(rèn)真核對輸入輸出波形，可檢查設(shè)計(jì)的功能正確與否。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 (五)生成元件符號 執(zhí)

21、行File = Great/Update = Great Symbol Files for Current File命令，將本設(shè)計(jì)電路封裝生成一個(gè)元件符號(圖2-64)，供以后在原理圖編輯器下進(jìn)行層次設(shè)計(jì)時(shí)調(diào)用。 所生成的符號(圖2-65)存放在本工程目錄下，文件名為BiaoJueQi，文件后綴名為.bsfo調(diào)用方法與Quarius 提供的元件符號相似。二、原理圖輸入法中的層次化設(shè)計(jì) 層次化設(shè)計(jì)也稱“自頂向下”設(shè)計(jì)方法，即將一個(gè)大的設(shè)計(jì)項(xiàng)目分解為若干子項(xiàng)目或若十層次來完成。劃分是從頂層由高往下，而設(shè)計(jì)則可先設(shè)計(jì)底層的電路，然后在高層次的設(shè)計(jì)中，逐級調(diào)用低層次的設(shè)計(jì)結(jié)果。原理圖輸入法可很方便地進(jìn)

22、行層次化設(shè)計(jì)。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 【例2.1 用層次化設(shè)計(jì)設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)乘法器。 1.系統(tǒng)分析 兩位二進(jìn)制數(shù)相乘，最多可得四位二進(jìn)制數(shù)，其乘法運(yùn)算如圖: a0 al X b0 b1 alb0 a0b0 +alb1 a0b1 m3 m2 ml m0 其中：m0=a0&b0 ml=al&b0+a0&b1 m2=al&b1+進(jìn)位c1 m3=進(jìn)位c2 由此可知，系統(tǒng)可分解為兩個(gè)半加器和幾個(gè)與門聯(lián)結(jié)而成。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 2.底層電路半加器設(shè)計(jì) 半加器的真值表見表2-1。 由半加器的真值表可得，半加器的邏輯表達(dá)式如下: s=a XOR b

23、 c=a AND b 根據(jù)半加器的邏輯表達(dá)式，可按圖2-66設(shè)計(jì)hadd.bdf文件。把hadd.bdf文件存放到文件夾hadd內(nèi)，并以此文件建立工程，編譯通過，執(zhí)行File=Greate/Update=Greate Symbol Files for Current File命令，生成符號hadd.bsf。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 3.頂層電路兩位二進(jìn)制數(shù)乘法器設(shè)計(jì) 根據(jù)系統(tǒng)分析所得結(jié)論，可按圖2-67設(shè)計(jì)兩位二進(jìn)制數(shù)乘法器電路。 新建一個(gè)工程文件夾mult2，把hadd.bdf, hadd.bsf文件放入其中，新建一個(gè)原理圖文件，使用插入符號命令，出現(xiàn)選擇符號的界面，

24、選擇hadd.bsf將它放置于原理圖編輯區(qū)中，以mult2.bdf命名并保存到mult2文件夾中。以此文件新建工程。按圖2-67調(diào)出其他有關(guān)元件并按圖連線，保存、編譯并通過仿真。 通過編譯仿真，其仿真波形如圖2-68所示。 本例的底層電路符號用原理圖設(shè)計(jì)輸入法設(shè)計(jì)后生成，還可以用以后介紹的文本設(shè)計(jì)輸入法設(shè)計(jì)后生成，這樣的設(shè)計(jì)方法稱混合設(shè)計(jì)輸入法。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能三、Quartus 器件編程 使用Quartus 軟件成功編譯工程之后，就可以對Altera器件進(jìn)行編程或配置，進(jìn)而進(jìn)行硬件測試。Quartus Compiler的Assembler模塊生成POF和SOF

25、編程文件,Quartus Programmer可以用編程文件與Altera編程硬件一起對器件進(jìn)行編程或配置。還可以使用Quartus Programmer的獨(dú)立版本對器件進(jìn)行編程可配置。 (一)編程硬件與編程模式 所使用的Altera編程硬件口可以是MasterBlaster, ByteBlasterMV, ByteBlaster 或USB-Blaster下載電纜或Altera編程單元(APU)。國內(nèi)許多開發(fā)板和實(shí)驗(yàn)箱使用ByteBlasterMV或ByteBlaster下載電纜。下一頁2.3 相關(guān)技術(shù)基本知識與基本技能上一頁 Programmer具有四種編程模式:被動串行模式(PS Mode

26、), JTAG模式、主動串行編程模式(AS Mode)和插座內(nèi)編程模式(In-Socket)。 被動串行和JTAG編程模式使用Altera編程硬件對單個(gè)或多個(gè)器件進(jìn)行編程。主動串行編程模式使用Altera編程硬件對單個(gè)EPCS1或EPCS4串行配置器件進(jìn)行編程。插座內(nèi)編程模式使用Altera編程硬件對單個(gè)CPLD或配置器件進(jìn)行編程。 (二)器件設(shè)置和引腳的鎖定 如果編程前沒有進(jìn)行器件的選擇和引腳的鎖定或需要重新進(jìn)行器件的選擇和引腳的鎖定則可按照下列步驟進(jìn)行。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能1.器件的選擇 運(yùn)行Quartus 軟件，打開所擊編程、配置的電路工程文件，選擇菜單Ass

27、ignments=Device命令，在彈出的對話框(圖2-69)中的Category欄內(nèi)選中Device項(xiàng)，在Device標(biāo)簽中選擇所使用的器件，例如使用EPIC3T144C8。 2.選擇配置器件的工作方式(可不做) 單擊 圖2-69中的Device & Pin Options按鈕，在彈出的窗口中選擇General標(biāo)簽(圖2-70)，在Options欄內(nèi)選中Auto-restart Configuration after error，可使對器件配置失敗后能自動重新配置，并加入JTAG用戶編碼。Auto-restart Configuration after error是Quartus 默認(rèn)選擇

28、。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 3.選擇配置器件(使用EPCS器件的主動串行編程模式時(shí)) 使用EPCS器件的主動串行編程模式中，需要選擇配置EPCS器件。單擊圖2-70中的Configuration標(biāo)簽，在如圖2-71所示的Configuration標(biāo)簽中可根據(jù)開發(fā)板和實(shí)驗(yàn)箱中使用的選擇EPCS器件選擇EPCS器件。在編譯前選中Configuration標(biāo)簽中的Generate compressed bitstreams復(fù)選框，編譯后就能產(chǎn)生用于 EPCS的POF文件。 4.選擇閑置引腳的狀態(tài)(可不做) 單擊圖2-70中的Unused Pins標(biāo)簽，可選擇目標(biāo)器件閑置引腳的狀

29、態(tài)為輸入態(tài)(高阻態(tài)，推薦)或輸出狀態(tài)(低電平)或輸出不定狀態(tài)。默認(rèn)為輸出狀態(tài)(低電平)，如圖2-72所示。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能5.引腳的鎖定 選擇菜單Assignments = Pins命令，彈出管腳設(shè)置界面，如圖2-73所示。 然后雙擊管腳所對應(yīng)的Location欄，在出現(xiàn)的如圖2-74所示的下拉列表中選擇對應(yīng)端口信號名的器件引腳，如對應(yīng)a，選擇PIN_3。 對應(yīng)b，選擇PIN 2;對應(yīng)c，選擇PIN_1;對應(yīng)Y，選擇PIN_11，如圖2-75所示。 最后單擊“保存”按鈕，保存引腳鎖定信息，再編譯一次，把引腳鎖定信息編譯進(jìn)編譯下載文件中，就可以準(zhǔn)備將編譯好的SOF

30、文件或者POF文件下載到FPGA器件或者EPCS器件。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 (三) 編程下載設(shè)計(jì)文件 下面只介紹常用的使用 ByteBlasterMV或 ByteBlaster 下載電纜，用JTAG模式或者主動串行編程模式(AS Mode)編程下載設(shè)計(jì)文件的方法。 1. JTAG模式編程下載應(yīng)用JTAG模式可用編譯好的SOF文件直接對FP GA器件進(jìn)行配置。 (1)硬件連接 首先用 ByteBlasterMV 或 ByteBlaster 下載電纜把開發(fā)板或?qū)嶒?yàn)箱與Quartus 所安裝的計(jì)算機(jī)并口通信線連接好，打開電源，具體方法要參考開發(fā)板或?qū)嶒?yàn)箱的有關(guān)資料。 (2)

31、打開編程窗口、選擇編程模式和配置文件 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 選擇菜單Tool = Programmer命令，彈出以下編程窗口，如圖2-76所示。 在Mode 欄中選擇JTAG模式，如圖2-77所示。 核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)Add File按鈕，手動選擇所要下載的文件。選中打勾的下載文件右側(cè)的第一個(gè)編程項(xiàng)目復(fù)選框，如圖2-78所示。 (3)設(shè)置編程器(若是初次安裝時(shí)) 若是初次安裝Quartus且，編程窗口內(nèi)右上角的地方有No Hardware字樣，則必須加入下載方式。在圖2-79中單擊Hardware Setup按鈕，彈出Hardware

32、Setup對話框，如圖2-80所示。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 在圖2-80 的Hardware Setup對話框中，單擊Hardware Settings標(biāo)簽，再單擊此頁中的 Add Hard ware按鈕。 從彈出的Add Hard+ are 對話框的 Hardware type欄中選擇ByteBlasterMV or BvteBlaster ，然后單擊OK鍵，如圖2-81所示。 在圖2-82的Hardware欄中會出現(xiàn)ByteBlasterMV或者ByteBlaster 字樣。究竟顯示ByteBlasterMV還是ByteBlaster 字樣，取決于使用的是ByteB

33、lasterMV還是ByteBlaster 下載電纜。選擇ByteBlasterMV或者ByteBlaster ，然后單擊Close按鈕。 這時(shí)編程窗口內(nèi)右上角的地方會出現(xiàn)ByteBlasterM V或者ByteBlaster 字樣，如圖2-83所示。 核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)Add File上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能按鈕，手動選擇所要下載的文件。選中打勾下載文件右側(cè)的第一個(gè)編程項(xiàng)目復(fù)選框，如圖2-84所示。 (4)配置下載 最后單擊Start按鈕，進(jìn)行對目標(biāo)FPGA器件配置下載，如圖2-85所示。下載成功后即可進(jìn)行設(shè)計(jì)電路硬件調(diào)試。2.主動串行編

34、程模式(AS Mode) 為了使FPGA在編程成功以后，再次通電啟動仍然保持原有的配置文件，可將配置文件燒寫到專用的配置芯片EPCS1或EPCS4中。主動串行編程模式能使用ByteBlaster 下載電纜和 POF文件對單個(gè)EPCS1或EPCS4串行配置器件進(jìn)行編程。 上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能使用此方式對EPCS器件編程下載時(shí)，在以上器件設(shè)置和引腳的鎖定的步驟中應(yīng)進(jìn)行選擇配置器件，根據(jù)開發(fā)板或?qū)嶒?yàn)箱的情況選擇EPCS1或EPCS4器件。 (1)硬件連接 對單個(gè)EPCSx配置器件進(jìn)行編程時(shí)必須使用ByteBlaster 下載電纜。將ByteBlaster且下載電纜把開發(fā)板或

35、實(shí)驗(yàn)箱與Quartus 所安裝的計(jì)算機(jī)并日通信線連接好，打開電源，具體方法可參考開發(fā)板或?qū)嶒?yàn)箱的有關(guān)資料。 (2)打開編程窗口用與JTAG模式編程下載相似的方式打開編程窗口。 (3)選擇編程模式和配置文件 在圖2-86所示窗日的Mode欄，選擇Active Serial Programming編程模式。上一頁下一頁2.3 相關(guān)技術(shù)基本知識與基本技能 打開編程文件，選擇POF文件，并打勾選中第一、第一和第二個(gè)編程項(xiàng)目復(fù)選框，如圖2-87所示。 (4)設(shè)置編程器(若是初次安裝時(shí))用與JTAG模式編程下載相似的方式設(shè)置編程器，但注意此處使用的是BvteBlaster 下載電纜。 (5)編程下載 最后

36、單擊Start按鈕，進(jìn)行對目標(biāo)EPCSx器件編程下載。使用這種方式編程成功以后，再次通電啟動仍然保持原有的配置文件，如圖2-88所示。 (四)設(shè)計(jì)電路硬件調(diào)試 下載成功后即可進(jìn)行設(shè)計(jì)電路硬件調(diào)試。上一頁返 回2.3 相關(guān)技術(shù)基本知識與基本技能 2.4 小結(jié)返 回圖2-1 八位二進(jìn)制加法器的設(shè)計(jì)方案返 回圖2-2 半加器原理圖型返 回圖2-3 半加器符號返 回 圖2-4 全加器原理圖返 回 圖2-5 全加器符號 返 回 圖2-6 八位二進(jìn)制加法器原理圖返 回 圖2-7 半加器的仿真波形圖返 回 圖2-8 全加器的仿真波形圖返 回 圖2-9 八位二進(jìn)制加法器的仿真波形圖返 回 圖2-10 串行進(jìn)位

37、八位二進(jìn)制 加法器延時(shí)情況圖返 回 圖2-11 四位超前進(jìn)位并行加法器邏輯圖返 回 圖2-12 四位二進(jìn)制并行加法器原理圖返 回圖2-13 四位二進(jìn)制并行加法器仿真波形圖返 回 圖2-14 八位二進(jìn)制加法器原理圖返 回 圖2-1 八位二進(jìn)制加法器的設(shè)計(jì)方案返 回 圖2-15 八位二進(jìn)制加法器仿真波形圖返 回 圖2-16 八位二進(jìn)制加法器的延時(shí)圖返 回圖2-17 執(zhí)行 New Project Wizard 命令返 回圖2-18 New Project Wizard 對話框返 回 圖2-19 工程項(xiàng)目基本設(shè)置返 回 圖2-20 添加工程文件的對話框返 回 圖2-21 選擇FPGA器件返 回 圖2-22 選擇其他 EDA 工具返 回 圖2-23 信息總概對話框返 回 圖2-24 執(zhí)行File=New命令返 回 圖2-25 新建文件對話框返 回 圖2-26 將文件添加到工程中返 回 圖2-27 圖形編輯界面返 回 圖2-28 BiaoJueQi 的原理圖返 回 圖2-29 Symbol 對話框返 回 圖2-30 選擇 and2 元件返 回 圖2-31 放置元件時(shí)的鼠標(biāo)返 回 圖2-32 放置元件后返 回 圖2-33 復(fù)制元件符合返 回 圖2-34 粘貼元件返 回 圖2-35 粘貼元件返 回 圖2-36 放置元件返 回