1、PAGE PAGE 16附件一 湖南工業(yè)大學課 程 設(shè) 計資 料 袋 電氣與信息工程學院 學院（系、部） 學年第 學期 課程名稱 電子技術(shù)課程設(shè)計 指導教師 職稱 教授 學生姓名 班級 學號 題 目 數(shù)字電子鐘電路設(shè)計與仿真 成 績 起止日期 目 錄 清 單序號材 料 名 稱資料數(shù)量備 注1課程設(shè)計任務(wù)書12課程設(shè)計說明書13課程設(shè)計圖紙張456附件二 湖南工業(yè)大學課程設(shè)計任務(wù)書 電氣工程 專業(yè) 班級課程名稱： “電子技術(shù)”課程設(shè)計 設(shè)計題目： 數(shù)字電子鐘電路設(shè)計與仿真 完成期限：自 2015 年 11 月 16 日至 2015 年 11 月 20 日共 1 周內(nèi)容及任務(wù)一、設(shè)計的主要技術(shù)參數(shù)

2、數(shù)字電子鐘設(shè)計與仿真（1）根據(jù)數(shù)字電子鐘原理得出邏輯框圖。（2）用PROTUES或其它軟件對電路進行仿真、測試及計算。二、設(shè)計任務(wù)1. 每2人一個小組，在規(guī)定的課時之內(nèi)，完成電路的設(shè)計并進行仿真。每人提交一份設(shè)計說明書（打印稿），其中包括不少于500字的收獲和體會三、設(shè)計工作量112學時在規(guī)定的地點（綜合樓315）完成電路的設(shè)計與仿真。2課后12學時完成設(shè)計說明書的撰寫并打印。進度安排起止日期工作內(nèi)容2015-11-162015-11-17工作原理分析及電路圖的繪制。2015-11-182015-11-18電路圖的計算機仿真以及修改、完善。2015-11-192015-11-19設(shè)計驗收并撰寫

3、設(shè)計說明書2015-11-20 下午統(tǒng)一提交設(shè)計說明書主要參考資料1.康華光 電子技術(shù)基礎(chǔ) 數(shù)字部分（第5版）M 高等教育出版社2006年2.羅飛，張昌凡等 通用電路的計算機分析與設(shè)計PSpice應(yīng)用教程M 中國水利水電出版社 2004年3.秦曾煌 電工學 第六版 下冊 電子技術(shù)M 高等教育出版社2003年4.華成英 模擬電子技術(shù)基礎(chǔ)（第4版）M 高等教育出版社2006年指導教師（簽字）： 年 月 日系（教研室）主任（簽字）： 年 月 日附件三電子技術(shù)課程設(shè)計設(shè)計說明書數(shù)字電子鐘電路設(shè)計與仿真起止日期： 2015 年 11 月 16 日 至 2015 年 11 月 20 日學生姓名班級學號成績

4、指導教師(簽字)電氣與信息工程學院（部）2015年11 月15日實驗 數(shù)字電子鐘電路設(shè)計與仿真設(shè)計目的：掌握數(shù)字鐘的工作原理及其方法。熟悉常用數(shù)字集成電路。應(yīng)用PROTUES軟件進行仿真。設(shè)計任務(wù)設(shè)計要求 1、設(shè)計有一個有“時”、“分”、“秒”（23小時59分59秒）顯示的數(shù)字時鐘。（“時”和“分”的校準電路部分為選做內(nèi)容）。 2、用中小規(guī)模集成電路（PROTUES中的74*161/160、74*/90/390、74*/293/393、74*/48以及555定時器等）組成數(shù)字電子鐘，并對各部分電路（顯示部分除外）進行仿真。撰寫設(shè)計報告以及設(shè)計總結(jié)。 1、畫出原理框圖和邏輯電路圖，寫出設(shè)計實驗報

5、告總結(jié)。設(shè)計流程電路原理分析：A、總體思路：數(shù)字電子鐘電路通過源脈沖設(shè)置，產(chǎn)生為1秒的脈沖進行計數(shù)芯片秒計數(shù)，通過數(shù)字芯片進制設(shè)計產(chǎn)生60進制和24進制，加入74*/00/08，與非邏輯變換分別構(gòu)成“時”、“分”“秒”通過數(shù)碼管進行顯示，構(gòu)成數(shù)字電子鐘，最后采用邏輯門（74hc00）搭建校準電路。B、芯片選擇：數(shù)字電路芯片選擇邏輯和功耗，針對時鐘方案選擇芯片74hc163、74hc161、74ls48、74hc00、74hc08。74hc00、74hc08為邏輯與非和與。74hc163同步清零適合60進制搭建，74hc161異步清零適合搭建二十四進制。74ls48譯碼器芯片為4-8譯碼，適用于

6、搭建進制譯碼，數(shù)碼管顯示。C、總體設(shè)計方案：由NE555產(chǎn)生源脈沖，分別采用兩片74hc163搭建60進制進行分、秒計數(shù)，采用兩片74hc161搭建二十四進制，通過74hc00和74hc08進行連接產(chǎn)生分脈沖、時脈沖。D、總體框圖如下：圖1 總體原理框圖2、脈沖電路原理分析：產(chǎn)生脈沖源由NE555定時器（圖2）構(gòu)成，R1、R2、C1、C2為外接定時元件，NE555定時器閥值輸入端（引腳6），觸發(fā)輸入端（引腳2）并聯(lián)在一起，放電引腳（引腳7）連接到R2過C1接地。當輸出端（引腳3）Uo為高電平時，NE555內(nèi)部放電三極管VT截止，VCC經(jīng)R1、R2向電容C充電，Uc1電壓升高，充電時間常數(shù)為（R

7、1+R2）*C。當Uc1上升到2/3VCC時，555定時器內(nèi)基本RS鎖存器被復位，多諧振蕩輸出端U0由高電平翻轉(zhuǎn)到低電平。同時放電三極管VT由截止轉(zhuǎn)為導通，電容C經(jīng)R2和放電管VT的集電極（引腳7）放電，放電時間常數(shù)為R2*C。此后，電容C上電壓Uc1伴隨著放電過程由2/3VCC點不斷下降，當Uc1下降到2/3VCC時，基本RS鎖存器被置位，U0翻轉(zhuǎn)為高電平，放電三極管又由到導通變?yōu)榻刂梗烹娺^程結(jié)束。此后，VCC經(jīng)R1、R2再向電容C1充電，電容電壓Uc1由1/3VCC開始增大，重復此過程，輸出矩形波。圖2 NE555內(nèi)部構(gòu)造圖電容充電時間T1 電容充電時，時間常數(shù)t=(R1+R2)*C,計

8、算得值：T1=0.7（R1+R2）*C1。電容放電時間T2 計算得值：T2=0.7R2*C1。電路振蕩周期T T=T1+T2=0.7(R1+R2)*C1。 設(shè)定R1=R2=10K,實驗設(shè)計秒脈沖時間周期為1s。計算可得：（0.7(10K+2*10K)*C1）=1s得：C1=47.6uF 鑒于實際情況C1取值50uF。R1、R2、C1取值確定。繪制脈沖產(chǎn)生路原理圖并在PROTUES中進行仿真：用555定時器組成多諧振蕩器，電路在接通電源后無須外接觸發(fā)信號就能產(chǎn)生一定頻率的矩形脈沖信號。確定R1、R2、C1，電路輸出頻率確定。產(chǎn)生數(shù)字電子時鐘所需秒脈沖。運行PROTUES:雙擊打開，點擊導航欄fi

9、le目錄下new design，新建文件。查找元器件： 點擊library，在此目錄下選擇pick device，進行元器件查找。在關(guān)鍵字keyword中輸入查詢元器件關(guān)鍵字，窗口results出現(xiàn)查找結(jié)果，雙擊選中所要查找元器件。例：電容 CAP、電阻 RES、555定時器 NE555等。搭建電路圖：查找元器件完成，在左側(cè)導航欄中選擇符號，出現(xiàn)已經(jīng)查找的元器件，點擊其中元器件，添加到編輯窗口，進行電路圖繪制。電路圖繪制時，點擊右鍵進行各元器件旋轉(zhuǎn) 刪除等編輯，雙擊進行元器件參數(shù)設(shè)置。選擇電源和地：在左側(cè)導航欄點擊源選擇圖標，在此目錄下選擇power和ground，分別為電源和地。添加示波器：

10、電路圖搭建完成后，選擇左側(cè)標志，添加示波器（oscilloscope）。保存文件：脈沖產(chǎn)生仿真與測試電路圖搭建完成，點擊file，在此目錄下選擇save，進行保存。仿真測試：點擊最左下角開始仿真按鈕，進行仿真。周期測試：仿真開始，示波器打開后，選擇cursors，在圖中找到一個周期的長度對波形周期進行測試。在PROTUES中搭建仿真電路圖，如圖3。仿真脈沖波形圖如圖3，參數(shù)值設(shè)計好后，仿真實際產(chǎn)生脈沖T=1.06s?；痉纤杳}沖值1s。確定脈沖源。圖3 脈沖仿真電路圖 在PROTUES中查找元器件，電路圖搭建，添加示波器，進行仿真與測試周期。完成電路圖搭建，開始點擊仿真按鈕。得出仿真結(jié)果如

11、圖4。圖4 仿真結(jié)果波形顯示4、60進制計數(shù)器設(shè)計 A、芯片選擇中74hc163同步清零、上升沿有效；74hc161可進行異步清零、下降沿有效。舉例芯片74hc163，該芯片功能表如下：輸入輸出清零預置使能時鐘預置數(shù)據(jù)輸入端計數(shù)進位MRPECEP CETCPD3 D2 D1 D0Q3 Q2 Q1 Q0TCL L L L LLHL D3 D2 D1 D0D3 D2 D1 D0#HHL 保持#HH L 保持LHHH H 計數(shù)H 由表格可得： = 1 * GB3 當PE為有效（低），MR為無效（高）時有上升沿CP觸發(fā)則芯片自動置數(shù)。 = 2 * GB3 當MR、PE均為無效，CEP、CET有效時，由

12、上升沿觸發(fā)芯片開始計數(shù)。 B、搭建秒計數(shù)分析：該芯片能夠在秒脈沖下計數(shù)，產(chǎn)生的數(shù)值大小便是計時秒數(shù)。首先確定秒對分的進位是60進制，則首先搭建電路是60進制。先搭建秒的個位10進制，隨后搭建6進制的十位，進行相應(yīng)的邏輯關(guān)系處理，秒計數(shù)為59時輸出脈沖給分，使得輸出分脈沖滿足秒、分的60進制關(guān)系。 C、芯片邏輯：當秒的個位在輸出9時，通過邏輯轉(zhuǎn)換給十位送去脈沖并清零個位，十位為5時，個位為9在下一脈沖到來時，芯片清零秒數(shù)十位和個位，并通過邏輯轉(zhuǎn)換給分個位送去分脈沖。 圖5 10進制電路設(shè)計圖圖5中U3A為與非門（74hc00），僅當Q3=1，Q0=1，時輸出1001，輸出9，這時通過此與非門輸出

13、低電平即0，使得置數(shù)引腳有效，把預置數(shù)0000，傳遞給輸出，達到清零效果。D、設(shè)計思路： 脈沖源產(chǎn)生的秒脈沖作為芯片CP，先給默認設(shè)置芯片引腳MR、PE、CEP、CET都為高，秒脈沖輸入時立即從0計數(shù)。當達到9時輸出Q3 Q2 Q1 Q0為1001，若給下一脈沖使輸出清0。本設(shè)計采用反饋置數(shù)法對其清零，首先在輸入端D3 D2 D1 D0設(shè)置預置0000，完成9秒計時后輸出1001，此時Q3和Q0通過74hc00與非門后輸出低使PE有效，芯片置數(shù)清零完成10進制設(shè)計。則秒的個位搭建完成，如圖5所示。同理設(shè)置十位為6進制。E、仿真波形觀察：用示波器觀察輸出波形如圖6。圖6 10進制仿真波形圖由圖6

14、 示波器D連接輸出的高位可以看出，當電平在1001時下一個脈沖到來后立馬變成0000。說明在達到9時，其自動清0完成，該該10進制搭建正確。F、搭建60進制模型：秒脈沖輸入到9時給秒十位脈沖，十位從0開始計數(shù)。便于比較本次采用反饋清零，首先在輸入端D3 D2 D1 D0設(shè)置預置0000。完成50秒計時后十位芯片輸出0101，而只有當秒個位輸出為1001時才能夠清零，此時秒個位Q3和Q0通過74hc00與非門后再通過非門（74hc00）輸出得到值，秒十位Q2和Q0相與（74hc08）后得到值，這兩值相與非產(chǎn)生低電平送給清零端，芯片反饋清零。完成60進制設(shè)計。其構(gòu)成圖如圖7所示。G、數(shù)碼管顯示：加

15、上譯碼器74ls48直接構(gòu)成譯碼顯示，使得輸出直觀。圖7 60進制仿真電路圖圖7 可以看出只有在U2即個位芯片達到9即1001時才會使U3A輸出低電平，對個位產(chǎn)生置數(shù)清零，且對十位芯片U5輸出一個脈沖，使其進行加1計數(shù)。而60秒要達到，必須要十位芯片輸出0101，使U7C輸出高電平，且個位必須為1001輸出，使U3B產(chǎn)生高電平，從而使U3C，輸出為低電平，讓十位芯片U5產(chǎn)生反饋清零。H、分60進制模型：分的進位來自于秒脈沖，當秒達到59秒時，產(chǎn)生脈沖時伴隨電平變化給秒60進制清零，同時給分60進制的個位送入脈沖，產(chǎn)生加1計數(shù)。其中通過與門（74hc08）控制當秒十位為5且秒個位為9時產(chǎn)生清零并

16、輸出脈沖進入分個位，分對時的進位和脈沖提供采取的方式一致。I、時鐘分電路搭建：直接采用秒60進制搭建方法搭建。直接把秒60進制的秒總體清零輸出連接在分電路的個位脈沖上。當做分電路的個位脈沖，從而形成進位。搭建電路仿真圖如圖8所示。圖9 分秒搭建60進制仿真圖圖9可以得到當秒產(chǎn)生59秒時，U3C電平由高到低，這時代表秒芯片已經(jīng)計數(shù)到59秒，則在下一脈沖到來之前，該信號通過U17C傳遞給分計時的分個位，脈沖到來之后，秒芯片開始清零，分開始加1，同理可得其進制原理。5、電子鐘的時的24進制搭建A、按照上述操作進行芯片分析，74hc161為異步清零，上升沿觸發(fā)。個位依舊為十進制，由74hc161進行技

17、術(shù)操作，當從0到9時輸出個位Q3Q2Q1Q0為1001時反饋置數(shù)，使其清零。十位Q3Q2Q1Q0輸出為0010證明已經(jīng)計數(shù)到20，則說明十位已經(jīng)達到20，當下一次脈沖個位加到3時，證明顯示數(shù)值為23，此時用與門芯片讓他們相與。由于異步清零，所以導致產(chǎn)生的23時不能立即清零，而是等待下一脈沖到來立即清0，這是24會瞬間出現(xiàn)即消失。這樣芯片搭建24進制的基本分析已經(jīng)完成。B、按照上述PROTUES操作流程，進行24進制的芯片搭建。改變芯片后，搭建電路仿真圖如圖10。圖10 24進制仿真原理圖圖10 由于小時為24進制，其脈沖來源有分的十位清零輸入到U27C進入U18作為小時的個位脈沖。74hc16

18、1在設(shè)計時在未到20以前采用十進制，到了20以后采用4進制，所以必須通過與門來控制個位芯片的清零。此時用到U9A,當在20以下，4進制被屏蔽，到了20時，使得U9A被U8B控制，等待加數(shù)到24，若到24，U9A立馬變低，即立即清零。74hc161是異步清零，所以個位為4時可以立即清0，因此U9B接Q2，當Q2位1時，U9B輸出高電平，此時立即清零。這時4會出現(xiàn)一瞬間。同時時計數(shù)十位，當?shù)扔?3時，通過U7D和U9B同時輸出高電平，這兩者同時成立會使U8B輸出低電平從而使十位芯片清零。6、校準電路A、添加校準電路分析：電路仿真分析時，校準電路時很必須的，而等待自動校準周期較長，所以采用模擬校準。

19、即使可以改變555定時器的輸出脈沖頻率，加快計數(shù)從而校準電路是否為24進制，是否為時鐘電路，是否符合預期時鐘顯示。但是，在仿真過程中只能撥動開關(guān)的器件，不能改動其他部件的參數(shù)值。校準電路只要撥動開關(guān)就能切換秒脈沖，以秒來模擬分、時的計時。因此校準電路可以較好的解決此問題。校準電路用74hc00芯片構(gòu)成鎖存功能。如圖11搭建。圖11 校準電路仿真原理圖圖11中U8D 引腳12接分脈沖輸出端，U10A引腳1接秒脈沖，U8C輸出脈沖給時，當開關(guān)打向左側(cè)，U10A關(guān)閉，分脈沖傳遞給時，進行正常計時，當開關(guān)打向右側(cè)，此時秒脈沖傳遞給時，此時進行校驗時。7、設(shè)計總圖及仿真效果A、設(shè)計總體仿真圖：圖12所示

20、圖12 數(shù)字電子鐘總體設(shè)計圖及仿真B、各部分進制波形圖：圖13為60進制中5進制波形圖，圖14為小時進制中24進制的十位波形圖。圖13 分、秒60進制中5進制波形圖（D接高位Q3，A接低位Q0）圖14 小時24進制中的十位波形圖（D接高位Q3，A接低位Q0）數(shù)字電子鐘設(shè)計總結(jié)從拿到題目到設(shè)計及仿真工作做完，已經(jīng)近一周的時間。從開始到現(xiàn)在，即使剛結(jié)課的時候，把數(shù)字電子技術(shù)這本書看了很多遍，現(xiàn)在重新再看發(fā)現(xiàn)確實有很多新的體會，不管是芯片引腳還是芯片類型還是任意進制搭建。這樣的課程設(shè)計確實有助于鞏固我們學過的知識，也利于我們對電氣這個體系的全面把握。 該設(shè)計采用的芯片由NE555、74hc163、74hc161、74hc