第3章現(xiàn)代微型計算機（教材289-326）

教學內(nèi)容：80X86系列處理器；現(xiàn)代微型計算機體系

結(jié)構(gòu)；微機存儲管理技術(shù)；多任務(wù)與I/O管理；掌握

32位Pentium系列微處理器的特點和相應(yīng)的微機結(jié)構(gòu)

教學重點：80X86系列處理器；微機存儲管理技術(shù)；

現(xiàn)代微型計算機體系結(jié)構(gòu)；多任務(wù)管理與I/O管理

教學難點:現(xiàn)代微處理器的特點；現(xiàn)代微型計算機體系

結(jié)構(gòu)；微機存儲管理技術(shù)；多任務(wù)管理

3.180x86系列微處理器（復(fù)習）

3.232位80X86匯編語言程序設(shè)計*（自學）

3.3微型計算機體系結(jié)構(gòu)

3.4存儲管理技術(shù)（復(fù)習）

3.5多任務(wù)管理與I/O管理

3.180x86系列微處理器(復(fù)習)

3.1.116位80X86微處理器

(1)8088微處理器

1)Intel公司在推出8086之后，推出了介于16位與8位之間的

準16位微處理器8088。

2)8088與8086之間的區(qū)別主要在于8088對外只有8根數(shù)據(jù)線引

腳，訪問16位的操作數(shù)需要二個總線周期。

3)8088的這一特點使它能夠十分方便地與8位接口芯片相連接o

4)1980年，IBM公司使用8088成功地開發(fā)了16位微型計算機一

——IBM-PCo

(2).80186和80286微處理器

1)Intel公司把大型計算機的技術(shù)融合到微處理器中，首先研

制的80186在技術(shù)上并不十分成熟，沒有獲得廣泛的應(yīng)用。)

1982年Intel推出了增強型16微處理器80286,集成度達

13萬管/片，時鐘頻率提高到5MHz?25MHz,它的16條數(shù)據(jù)

線和24條地址線相互獨立，不再分時使用，可以尋址16M的

地址空間。

2)80286CPU增加了運行多任務(wù)所需要的任務(wù)切換、存儲管理

和多種保護功能。

80286CPU基本工作方式:

□實地址方式：

和8086一樣，使用20根地址線尋址1M的內(nèi)存空間，DOS

應(yīng)用程序占用全部系統(tǒng)資源。

□保護方式：

80286CPU具有虛擬內(nèi)存管理和多任務(wù)處理功能，通過硬

件控制可以在多任務(wù)之間進行快速切換。

Intel80286CPU結(jié)構(gòu)

地址單元

(AU)

地址鎖存器——\At3~A（）__

和耳F動器BHEM/IO

段基地址

協(xié)處理器

段限預(yù)取器-APEACK

偏移量檢查段容量接口-----PEREQ

加法器

總線控制-----READYHOLD

C>ST,SO,COD/INTA

數(shù)據(jù)收發(fā)器人LOCKHLDA

6字節(jié)總線

預(yù)取隊歹！單元

I(BU)

<RESET

<----------CLK

3條已被譯碼指令指令

---------AVss

的指令隊列譯碼器單元

執(zhí)行單元(EU):Vcc

/一CAP

NMIERROR

INTRBUSY

80286CPU的內(nèi)部組成:

總線接口部件BIU：地址單元AU、指令單元IU、總線單元

BUo

執(zhí)行部件EU

3.1.232位80X86微處理器

(1)80386微處理器

HOLD,INTR,NMI

ERROR,BUSY

RESET,HLDA

BE0#?BE3#

A2-A31

M/1O#,D/C#,W/R#

LOCK,ADS#,NA#

BSIC#,READY#

D0-D31

1)1985年，Intel公司推出了第四代微處理器，32

位的微處理器80386。片內(nèi)集成27.5萬個晶體管，

時鐘頻率為16MHz?33MHzo具有32位數(shù)據(jù)線和32

位地址線，32位通用寄存器。

2)80386內(nèi)部由中央處理器CPU、存儲器管理部件

MMU、總線接口部件BIU組成。

3)80386有3種工作模式:

實地址模式、虛地址保護模式和虛擬8086模式。

(2).80486微處理器

1989年，Intel公司推出了集成120萬個晶體管的32位微處

理器80486。

1)80486中集成了:

□一個80386體系結(jié)構(gòu)的主處理器；

□一個與80387兼容的數(shù)字協(xié)處理器；

□一個8KB的高速緩沖存儲器(Cache)。

2)80486首次采用了時鐘倍頻技術(shù)(在80486DX中使用)，使

內(nèi)部部件可以以輸入時鐘的倍頻運行。

3)80486還支持外部的二級Cache,支持多處理器系統(tǒng)。

3.1.3Pentium系列微處理器

(1)Pentium微處理器

1)1993年，Intel公司推出了新一代的32位微處理器Pentium

(奔騰，以P5代稱)，內(nèi)部集成了320萬個晶體管，具有64條

數(shù)據(jù)線和32條地址線。

2)Pentium共有3個執(zhí)行部件：兩個整數(shù)執(zhí)行部件U、V和一個浮

點執(zhí)行部件。

3)每個整數(shù)部件由五級流水線組成；浮點流水線由8級組成.

4)“超標量結(jié)構(gòu)”。

5）Pentium處理器分為獨立的8KB指令Cache和8KB數(shù)據(jù)Cache。

6）Pentium采用了分支預(yù)測技術(shù)（也稱為轉(zhuǎn)移預(yù)測技術(shù)），處

理器效率得到提高。

7）除了實地址模式、虛地址保護模式和虛擬8086模式以外，又

增加了一個系統(tǒng)管理模式。

8）1996年，Intel公司推出了改進型32位微處理器PentiumMMX

（多能奔騰），它增加了57條MMX（多媒體擴展指令集）指

令，提高了對多媒體數(shù)據(jù)的處理能力。

(2).第六代微處理器

1)1996年Intel公司推出第六代微處理器PentiumPro(高能

奔騰)。

片內(nèi)集成了550萬個晶體管

具有64位數(shù)據(jù)線和36位地址線，物理地址空間64GB(236),虛擬

存儲空間64TB。

2)1997年5月1廿虱公司發(fā)布了艮1151111111(奔騰2代)，采用

P6核心結(jié)構(gòu)，屬于32位微處理器。

Pentiumll集成750萬個晶體管；

加強了MMX技術(shù)，能同時處理兩條MMX指令；

LICache增加到32KB,并配備了512KB的L2Cache,在CPU一半的頻

率下工作；

PentiumH采用了雙獨立總線結(jié)構(gòu)，前端總線FSB負責主存儲器的訪

問，后端總線與L2Cache連接；

采用動態(tài)執(zhí)行和寄存器重命名RISC技術(shù)來執(zhí)行x86指令。

動態(tài)執(zhí)行技術(shù)主要包括：

□多路分支預(yù)測：對程序的流向進行分析，以便程序的幾個分支可以同時在

處理器內(nèi)部執(zhí)行。

□數(shù)據(jù)流分析：對譯碼后的指令進行數(shù)據(jù)相關(guān)性和資源可用性分析，判斷該

指令能否與其他指令同時執(zhí)行。

□推測執(zhí)行：將多個程序流向的指令序列優(yōu)化后送往處理器的執(zhí)行部件執(zhí)行,

充分發(fā)揮各部件的效能。多個分支的運行結(jié)果作為“預(yù)測結(jié)果”保留，將

最終確定為“預(yù)測正確”的分支預(yù)測結(jié)果作為最終結(jié)果加以保存。

為了減少不同分支指令爭用同一個寄存器的情況，Pentiumll增設(shè)了40

個可以“重新命名”的“內(nèi)部寄存器”，在指令流運行結(jié)束后寫回

“通用寄存器”，從而解決了多分支運行時爭用寄存器的問題。

3）1999年2月，Intel公司推出PentiumHI微處理器。

□集成了950萬到2800萬個晶體管；

□它的前端總線頻率（FSB）提高到133MHz;

□256KB的L2Cache集成到芯片內(nèi)，和CPU以相同的頻率工作；

□與運算部件的數(shù)據(jù)通路從64位擴展到256位；

口增加了新的70條SSE指令，使得多媒體信息的處理能力得到進一步

提高；

PentiumHI微處理器內(nèi)部結(jié)構(gòu)

|主存|||L2Ca盂|

前端總線|舍舍向蠡

總線接口單元I畫V------>畫眄][Cache16KB

H

B

⑶現(xiàn)代微處理器

□1999年，AMD公司首先提出了X86系列微處理器的64位擴展

架構(gòu)AMD64,并在隨后應(yīng)用到它的Opteron及Athlon64微

處理器之中。

□此后Intel公司也提出了IA-32e（IntelAchicture-32

Extend,Intel32位體系結(jié)構(gòu)擴展），后來又改名為

EM64T（IntelExtendedMemory64Technology,Intel

64位內(nèi)存擴展技術(shù)），出現(xiàn)在Prescott核心的Pentium4

處理器上。

□原32位x86處理器的32位寄存器被擴展為64位，命名為RAX,

RBX,……,增加了8個64bit的通用寄存器R8?R15,一個

64bit的指令指針RIP。整數(shù)部件擴展為64位，可以進行64

位的整數(shù)運算。

□EM64T的運行模式分為“傳統(tǒng)的IA-32模式”和“IA?32e擴

展模式”兩大類。在傳統(tǒng)的IA?32模式下，64位架構(gòu)的處理

器仍然像以前那樣，工作在“保護模式”，“實地址模

式”，“虛擬8086模式”下。在IA-32e擴展模式下，它可

以工作在“32位兼容模式”下，以“64位處理器”的“身

份”兼容運行32位處理器的程序，或者工作在真正的“64

位模式”下，運行64位程序。

□為了進一步提升處理器的性能，AMD公司、Intel公司先后

推出了在一個微處理器芯片中集成兩個64位處理器的新結(jié)

構(gòu)，兩個處理器有各自的LICache,共享L2CacheoIntel

公司將雙核產(chǎn)品更名為PentiumD。

□Intel公司在2006年推出了稱為“Core”的新內(nèi)核。新一代

“Core”內(nèi)核將流水線從Prescott核心的31級降低為14級，

通過優(yōu)化整體結(jié)構(gòu)提高性能。

□Core內(nèi)核使用了一種“指令融合”的新技術(shù)，通過“指令

解碼器”將功能相關(guān)的兩條連續(xù)指令“融合”為一條“內(nèi)

部指令”。例如將比較指令和條件轉(zhuǎn)移指令融合為一條

“比較并轉(zhuǎn)移”指令，用一條指令的執(zhí)行時間完成這兩條

指令的功能。Core內(nèi)核因此在一個時鐘周期內(nèi)可以完成

4+1條指令，其中的+1即為被融合的指令。

內(nèi)核的許多單元在空閑時可以進入“深度睡眠”狀態(tài)，以

降低功耗。

Core核心還包含了新的指令集SSE4。

目前使用Core內(nèi)核的處理器產(chǎn)品稱為“Core2Duo（酷睿

2）”。

2001年5月29日，Intel公司推出了64位微處理器Itanium（安

騰），數(shù)據(jù)通道寬度128位。

Itanium處理器采用了全新的設(shè)計，采用稱為LV64的體系結(jié)

構(gòu)，不再兼容之前的80X86系列微處理器，是真正的64位處

理器。

該處理器目前主要用于服務(wù)器。

3.1.432位微處理器的寄存器

?80X86微處理器由16位升級為32位后，它的寄存器也對應(yīng)升

級為32位。

?為了新的工作方式和存儲管理的需要，增加了一些用于控制

的寄存器。

(1)數(shù)據(jù)寄存器

16位80X86處理器原有的4個通用數(shù)據(jù)寄存器擴展為32位，命

名為EAX、EBX、ECX和EDX。仍然可以使用原有的16位和8位寄

存器，如AX、BX、CX、DX、AH、AL、BH、BL......

⑵地址寄存器

□原有的4個主要用于內(nèi)存尋址的通用寄存器同樣擴展為32位,

命名為ESI、EDI、EBP、ESPo在實地址模式下仍然可以使

用原有的16位寄存器SI、DI、BP和SP。

□指令指針寄存器擴展為32位，更名為EIP,實地址下仍然可

以使用它的低16位IP。

EIP

□在原有的4個段寄存器基礎(chǔ)上，增加了2個新的段寄存器FS

和GS。

□段寄存器長度仍為16位，但是，它存放的不再是16位二進制

表示的“段基址”，而是13位代表這個段的一個編號，稱為

“段選擇子”。

□段的其他信息(起始地址、段的長度、段的屬性.??)組

成64Bits的“段描述符”，存放在二張稱為“段描述符表”

的表格中。13位二進制的“段選擇子”就是這個段的“段

描述符”在表中的順序號。

□一張表格存放的是當前任務(wù)所使用的段的信息,稱為“局部

段描述符表(LocalDescriptorTable,LDT)

□另一張表格存放了系統(tǒng)所使用的段的信息，稱為“全局段描

述符表(GlobalDescriptorTable,GDT)

□16位段寄存器的另一位稱為“表指不器(TableIndicator,

TI)”，用來在二張表中間進行選擇。

□16位段寄存器的最低二位表示申請使用段的“特權(quán)級

(RPL)”，取值0?3。

□每個段寄存器還有一個配套的64bits“段描述符寄存器”。

向段寄存器裝入一個新的“段選擇子”的同時，處理器會同

時把它的描述符裝入對應(yīng)的“段描述符寄存器”。這些寄存

器不能由指令來存取，對程序員是不可見的。

□32位微處理器增加了4個系統(tǒng)幽況寄存器：

□存放“全局段描述符表”首地址的GDTR；

□存放“中斷描述符表”首地址的IDTR；

□存放“局部段描述符表”選擇子的LDTR；

□存放“任務(wù)段”選擇子的“任務(wù)寄存器"TR。

4716150

GDTR線性地址界限

1DTR線性地址界限

LDTR

150

TR

⑵控制寄存器

□標志寄存器也擴展為32位，更名為EFLAGS。除了原有的狀

態(tài)、控制標志，增加了2位表示10操作特權(quán)級別的IOPL,

表進入虛擬8086方式的VM標志等。

□32位微處理器增加了5個32位的控制寄存器，命名為

CR0~CR4。CR0寄存器的PE二1表示目前系統(tǒng)運行在“保護模

式”，PG二1表示允許進行分頁操作。CR3寄存器存放“頁

目錄表”的基地址。

□此外，還有8個用于調(diào)試的寄存器DR0~DR7,2個用于測試

的寄存器TR6?TR7。

3.1.532位微處理器的工作方式

（1）實地址方式

1）實地址方式使用16位80X86的尋址方式、存儲器管理和中斷管

理。實地址方式下使用20位地址尋址1MB空間，中斷向量表

安置在00000H開始的1KB內(nèi)。

2）32位微處理器剛加電或者復(fù)位時，就進入實地址方式。實地

址方式用于在開機后為進入保護模式做準備，也可以把32

位處理器用作一片高速16位處理器使用

3）可以使用32位寄存器（需要在指令前加上寄存器擴展前綴），

使用特權(quán)級3可以執(zhí)行大多數(shù)指令。

⑵保護方式

1）保護方式是32位微處理器的基本工作方式。

2）保護方式下微處理器支持多任務(wù)運行環(huán)境，對任務(wù)進行隔

離和保護，進行虛擬存儲管理。

3）保護方式能夠充分發(fā)揮32位處理器的優(yōu)良性能。

（3）虛擬8086方式

1）虛擬8086方式是保護模式下某個任務(wù)的工作方式，允許在

保護模式下運行多個8086程序。

2）虛擬8086方式使用8086的尋址方式，每個任務(wù)使用1MB的

內(nèi)存空間。虛擬8086方式的任務(wù)以最低特權(quán)級運行，所以不

能使用特權(quán)指令。

(4)系統(tǒng)管理方式

系統(tǒng)管理模式(SystemManagementMode,SMM)主要用于電

源管理

3.232位80X86匯編語言程序設(shè)計

*（復(fù)習，閱讀）

3.2.132位匯編語言源程序格式

與16位80X86匯編語言的主要區(qū)別

1）在程序首部添加處理器偽指令。

2）對每個段說明它的16位/32位屬性。

3）可以使用新的存儲器操作數(shù)尋址方式。

4）使用32位寄存器，擴展/新增的32位指令

3.2.132位匯編語言源程序格式

1.處理器偽指令

.8086只使用8086指令（缺省方式）

.286.386.486.586.686使用該種類型處理器指令

.386P.486P.586P.686P允許使用該種類型處理器保

護模式指令（特權(quán)指令）

.MMX.XMM使用多媒體指令集

2.段的屬性

16位段，使用16位偏移地址，最大64KB

32位段，使用32位偏移地址，最大4GB

.386

CODESEGMENTUSE16;使用16位段

使用16位段：.MODELSMALL

.386

使用32位段：.386

.MODELSMALL

3.32位80X86指令操作數(shù)

(1)允許使用8位/16位/32位的寄存器、立即數(shù)、存儲器操作數(shù)

(2)任何一個通用寄存器都可以用來間接尋址

MOVEDX,[EAX];寄存器間接尋址，使用DS

ADDDWORDPTR[EBP+2],-4;寄存器相對尋址，使用SS

ORBL,3[EBP][EDX];相對的基址(EBP)變址(EDX)尋址

；使用SS

XORCX,6[ECX][EBP];相對的基址(ECX)變址(EBP)尋址，

；使用DS

(3)變址寄存器可以乘上系數(shù)1、2、4或8

MOVECX,2[ESI][4*EBP];相對的基址變址尋址，使用DS

MOVECX,2[EBP][4*EBX];相對的基址變址尋址，使用SS

(4)32位MPU在16位段內(nèi)可以繼續(xù)使用16位8086MPU存儲

器操作數(shù)尋址方式，也可以使用32位尋址方式，但是必須保證

有效地址的高16位為0。

3.2.232位80X86指令系統(tǒng)

32位80X86指令系統(tǒng)主要由以下幾組指令組成:

(1)原8086指令；

(2)擴展了操作數(shù)長度的原16位指令：允許使用32位的寄存器

、立即數(shù)、存儲器操作數(shù)，使用32位尋址方式。例如：

“MOVEBX,BUFFER[EAX+4*ECX『；

(3)使用原16位指令的指令助記符，但是擴展了功能的指令例

如：“IMULEDX,3"(EDX—(EDX)X3);

(4)原16位指令的“自然”延伸。例如：“MOVSD”

(字符串指令，每次傳送4字節(jié))；

(5)新增的32位指令。如：“CVTSS2PlEBX,XMM2”

(SSE指令)o

1,擴展了操作數(shù)長度的指令:

允許使用32位的寄存器、立即數(shù)、存儲器操作數(shù)，使用32

位尋址方式。

(1)傳送類指令：MOV,IN,OUT

(2)算術(shù)運算類指令：ADD,ADC,INC,SUB,SBB,

DEC,NEG,CMP,MUL,IMUL,DIV,IDIV

(3)邏輯運算類指令：AND,OR,NOT,XOR,TEST

(4)移位與循環(huán)指令：SHR,SHL,SAL,SAR,ROR,

ROL,RCR,RCL

擴展了操作數(shù)長度的指令舉例

INEAX,DX;讀32位端口（端口地址在DX中）

MOVEAX,12345678H;32位立即數(shù)送入32位寄存器EAX

ADDDWORDPTR[ECX],EDX

；32位EDX寄存器內(nèi)容加入32位內(nèi)存變量

2.擴展了功能的指令

(1)移位與循環(huán)類指令

允許使用不大于255的立即數(shù)給出移位/循環(huán)次數(shù)。

例如：ROREAX,12;EAX寄存器循環(huán)右移12次

(2)IMUL允許有更靈活的操作數(shù)個數(shù)與類型

例如：IMULAX,3;AX—(AX)x3

IMULECX,X;ECX^(ECX)x(X),X是雙字變量

IMULEDX,EBX,-5;EDX—(EBX)義(-5)

3.16位指令自然延伸得到的32位指令：

(1)字符串指令:MOVSD,SCASD,LODSD,

STOSD,

CMPSD

每次傳輸、處理4字節(jié)數(shù)據(jù)，之后變址寄存器+4或-4。

(2)數(shù)據(jù)符號擴展指令CWDE,CDQ

CWDE;將人乂符號擴展為32位，送入EAX

CDQ;將后八符號擴展為64位，送入EDX、EAX

(3)堆棧指令PUSHAD,POPAD,PUSHFD,

POPFD

PUSHAD,POPAD將8個32位通用寄存器入棧/出棧。

PUSHED,POPFD將32位EFLAGS寄存器入棧/出棧。

(4)地址裝載指令LFS,LGS

取32位存儲器，送16位寄存器(指令操作數(shù))和16位

段寄存器(FS,GS)o

(5)轉(zhuǎn)移控制類指4JECXZ,IRETD

JECXZ:ECX寄存器全零時轉(zhuǎn)指定標號。

IRETD:32位中斷返回指令，從堆棧先后彈出EFLGS

、EIP、CS寄存器內(nèi)容。

(4)其它32位指令

(1)MOVSX指令允許將8/16位源操作數(shù)符號擴展后送入

16/32位的目的操作數(shù)。

MOVSXEDX,BL;8位操作數(shù)符號擴展為32位送

EDX

(2)MOVZX指令允許將8/16位源操作數(shù)零擴展后送入

16/32位目的操作數(shù)。

MOVZXDX,DL;8位操作數(shù)零擴展為16位送DX

(3)32位MPU的條件轉(zhuǎn)移指令使用2字節(jié)相對位移量，

可以實現(xiàn)64KB范圍內(nèi)的轉(zhuǎn)移(不包括JECXZ)。

3.2.332位80X86匯編語言程序設(shè)計（復(fù)習，閱讀）

（1）16位模式下的32位80X86匯編語言程序設(shè)計

1）所謂“16位模式”就是指MPU工作在實地址模式，或者虛擬

8086方式。

2）這時的MPU只能訪問1MB以內(nèi)的存儲器，每個段最大64KB.

3）可以使用32位寄存器，處理32位數(shù)據(jù)，使用32位的尋址方式（

有效地址高16位必須為0）。

⑴16位模式下的32位80X86匯編語言程序設(shè)計

,MODELSMALL

.386；使用32位MPU指令集

.DATA

FRADW5DUP(?)

.CODE

START:MOVAX,@DATA

MOVDS,AX

MOVEBX,1;EBX中存放待求階乘的數(shù)

MOVCX,5；求階乘次數(shù)（循環(huán)次數(shù)）

LOOPO:CALLFRACTOR;調(diào)用FRACTOR求階乘

MOVFRA[2*EBX-2],AX；保存結(jié)果（階乘值）

INCBX;產(chǎn)生下一個待求階乘的數(shù)

LOOPLOOPO；循環(huán)控制

；以下同16位MPU程序

（2）32位模式下的32位80X86匯編語言程序設(shè)計

運行在保護模式下的32MPU程序使用32位模式

1）使用“FLAT”（平坦）內(nèi)存模式。整個程序只有一個段

,最大4GB。

2）使用32位尋址方式，偏移地址32位。

3）在Windows操作系統(tǒng)下，用戶界面操作、消息傳遞等大

量工作可以通過調(diào)用應(yīng)用程序接口（API函數(shù)）實現(xiàn)。

3.3微型計算機體系結(jié)構(gòu)

3.3.180X86微型計算機結(jié)構(gòu)

(l)IBM-PC,PC/XT微型計算機結(jié)構(gòu)

1)PC/XT機采用以CPU為中心的簡單結(jié)構(gòu)，通過若干緩沖和鎖

存電路把8088CPU的信號連接到它的“系統(tǒng)板”上，構(gòu)成了

62線的"XT總線"o

2)XT總線包括贏數(shù)總線，20根地址線，使用與CPU相同的

4.77MHz的時鐘信號。XT總線的數(shù)據(jù)傳輸率約為L2MB/S。

3)它的“系統(tǒng)板”上除了8088CPU及其外圍電路，還集成了

ROM、RAM、定時/計數(shù)器、中斷控制器、DMA控制器、鍵

盤、揚聲器接口以及8個62引腳的“XT總線”擴展插槽。

4)它的顯示器接口，打印機接口，串行通信接口都是以“接口

卡”的形式通過62腳插槽與系統(tǒng)相連接的。

(2)PC/AT微型計算機結(jié)構(gòu)

1)PC/AT對8位的“XT總線”進行了擴充，構(gòu)成16位的“AT

總線”；隨后推出了與AT總線兼容的，公開的總線標準—

一ISA(IndustryStandardArchitecture,工業(yè)標準體系結(jié)

構(gòu))。

2)ISA總線使用24位地址、16位數(shù)據(jù)、15級硬件中斷和7個

DMA通道，使用6?8MHz時鐘信號，最高數(shù)據(jù)傳輸率為

8MB/So

3)“分級”總線的微型計算機結(jié)構(gòu)：把CPU與內(nèi)存儲器直接

相連，稱為“CPU局部總線”；經(jīng)過外圍芯片(組)產(chǎn)生

“系統(tǒng)總線”，與相對低速的其他I/O設(shè)備相連接。

4)L2Cache和DRAM及其控制器通過“CPU局部總線”與

80486直接相連。

3.3.2Pentium系列微型計算機結(jié)構(gòu)

□為Intel于1991年底提出，1993年聯(lián)合其他公司推出了PCI總

線規(guī)范。它獨立于CPU,完全兼容當時已有的ISA/EISA/微

通道總線，具有高達133MB/S的數(shù)據(jù)傳輸速率，能夠滿足高

性能圖形接口和其他高速外設(shè)的需要。

□隨著同年高性能微處理器Pentium的推出，Pentium+PCI成

為新一代微型機計算機的的代名詞。

(1)“南北橋”結(jié)構(gòu)

Pentiumll系列處理器,Pentiumll系列處理器

主處理器總線1

小0?66MHz

<3

主存

“南北橋”CPU/PCI

圖形設(shè)備

結(jié)構(gòu)的IglL2Cache

PentiumH

微型計算

機?CI||總"

帕加izi5

V-----------丫午YYY

APIC總線

PCI/ISA|I/O|

APIC

TI串行口

并行口

軟盤接口

ISA總線

<1-------

鍵盤接口

系統(tǒng)BIOS鼠標接口

1)“南北橋”結(jié)構(gòu)支持多級總線的系統(tǒng)組成。系統(tǒng)由處理器

總線(HostBus),局部總線(PCI)和系統(tǒng)總線(ISA)三

級組成(圖10?7)。

2)“CPU/PCI橋”處于上部，按照地圖的習慣，被稱為“

北橋”。該芯片除了“CPU/PCI橋”電路之外，同時集成了

AGP總線接口、主存儲器控制器、PCI仲裁器。

3)“PCI/ISA橋”位于圖的下方，被稱為“南橋”，它同時

還集成了IDE輔助存儲器接口，二個8259中斷控制器，二個

DMA控制器，8253/8254定時/計數(shù)器和實時時鐘，還增添了

通用串行總線(USB)接口，“I/OAPIC”等。

4)各“級”之間信號的速度緩沖、電平轉(zhuǎn)換、控制協(xié)議轉(zhuǎn)換

由稱為“橋”的電路實現(xiàn)。根據(jù)“橋”二端電路的不同，有

“CPU/PCI橋”(HostBridge),“PCI/ISA橋”，“PCI/

PCI橋”等。

4）處理器總線連接高速緩存（Cache）和主存儲器；

3）PCI總線連接顯示適配器、網(wǎng)絡(luò)適配器、硬盤驅(qū)動器等高速

設(shè)備；

4）ISA總線連接傳統(tǒng)的并行口、串行口、軟盤驅(qū)動器、鍵盤、

鼠標等相對低速的外部設(shè)備。

9）傳統(tǒng)的較低速的接口集成在稱為“SuperI/O的電路中。

10）許多公司研制和生產(chǎn)了組成“南■北橋”的芯片組，它們各

自具有不同的性能和技術(shù)特征。

Intel公司生產(chǎn)的典型的“南-北橋”的芯片組有440BX和440Tx等。

從PentiumII開始的CPU還提供專用的引腳，通過南橋芯片“I/OAPIC”接口

連接多于一個的CPU,構(gòu)成多CPU系統(tǒng)。

(2)“兩個中心”結(jié)構(gòu)

“南-北橋”結(jié)構(gòu)存在一個明顯的“數(shù)據(jù)傳輸瓶頸”：南橋芯

片連接的高速外設(shè)都要通過PCI總線與處理器相連接。這增加

了PCI總線數(shù)據(jù)交換的擁擠程度。Intel公司為此又推出了稱為

“中心結(jié)構(gòu)”的新的結(jié)構(gòu)體系。

1)“存儲控制中心”(MemoryControlHub,MCH)芯片的主

要任務(wù)是建立處理器與系統(tǒng)其他設(shè)備的高速連接。

它與處理器連接，通過存儲器總線連接主存儲器，通過“中心高速接口”與

稱為“I/O控制中心(I/OControlHub,ICH)”的芯片連接，它還集成了高

速AGP總線接口，電源管理部件和存儲管理部件。

有的MCH芯片還同時集成了AGP圖形接口，可以直接連接顯示設(shè)備，稱為“

圖形存儲控制中心(GMCH)

2)“I/O控制中心”芯片(ICH)負責建立I/O設(shè)備與系統(tǒng)的連接。

在它的內(nèi)部集成了：

2個IDE輔助存儲器接口(PrimaryIDE,SecondaryIDE)；

2個或4個USB接口；

內(nèi)置了PCI總線仲裁器和PCI總線接口；

內(nèi)置了AC97控制器，提供音頻編碼和調(diào)制解調(diào)器編碼接口；

通過1「(31小和5叩01*1/0芯片相連。該芯片內(nèi)置相關(guān)接口，連接軟盤驅(qū)動器、鍵

盤、鼠標等相對低速的外部設(shè)備，同時提供傳統(tǒng)的并行、串行接口；

稱為“固件中心”(FWH)的芯片主要用來存儲系統(tǒng)和顯示的BIOS,它也連接

到ICH芯片上。

Intel公司生產(chǎn)的典型的“中心結(jié)構(gòu)”的芯片組有810,815,820,850,860和

845等系列。

PC99規(guī)范中取消了ISA總線，需要使用時可通過“PCI/ISA橋”芯片引出。

“中心結(jié)構(gòu)”進一步完善了多級總線結(jié)構(gòu)，是目前普遍使用的微計算機系統(tǒng)

結(jié)構(gòu).

3.3.3Intel系列芯片組

系統(tǒng)芯片組的作用：

①連接構(gòu)成系統(tǒng)的各個部件（處理器，主存儲器，

接口，外設(shè)）

②提供各種基本信號，連接局部/系統(tǒng)總線，

③集成了時鐘、定時/計數(shù)器、中斷控制器、DMA控

制器以及并行接口、串行接口等電路。

系統(tǒng)芯片組在系統(tǒng)的構(gòu)成上起著重要的作用，它使系統(tǒng)結(jié)構(gòu)簡

潔而同時又保持了強大的功能。

廣泛使用的Intel芯片組有865,915,925,965等系列

（1）Intel845芯片組

由存儲控制中心芯片（如:82845P）和第四代10控制中心

芯片（ICH4,如：82801DB）組成。

］支持mPGA478封裝的P4或CelronD處理器，處理器總線頻率最高533MHz；

］支持SDR/DDRSDRAM等不同種類的存儲器；

］提供1X/2X/4XAGP圖形總線；

j支持USB2.0。

(2)Intel865芯片組

由865系列的MCH芯片(如82865PE)與第五代10

控制芯片(ICH5/ICH5R,如82801EB)組成。

□支持mPGA478封裝的P4或CeleronD處理器，支持超線程(Hyper

Threading,HT)技術(shù)，支持800MHz/533MHz/400MHz的處理器總線；

□支持雙通道DDR400存儲器，帶寬達到到6.4GB/S(64/8*400MHz*2),與

處理器總線帶寬相均衡；

□提供8X/4XAGP圖形總線；

□提供串行ATA硬盤驅(qū)動器接口和Gb級的以太網(wǎng)接口。

InteIPentium4

Processor

6.4,4.2or.2GB/S

雙通道

DDR400/333/266SDRAM

DDR3.2GB/S

3.2GB/S

OMB/S

雙通道串行ATA

ICH5/

PCI2.3

ICH5R

USATAW；

BIOSIntelRAID技術(shù)

支持超線程僅ICH5R

(3)Intel955芯片組

□Intel955芯片組配用第六代10控制芯片(ICH6,如

82801GB)o以Intel955XExpress芯片組(MCH芯

片為Intel82955X)為例：

□支持多內(nèi)核CPU(如PentiumD),支持超線程技術(shù)，處理器總線頻率為

1066MHz或800MHz,使用LGA775封裝；

□提供PCIExpressxl6高速圖形總線，帶寬達到8GB/S,是AGP8X接口帶

寬的3.5倍；

□提供6組PCIExpressXI總線接口，供系統(tǒng)擴展；

□支持雙通道DDR2-533存儲器，帶寬高至10.7GB/S；

□提供4組獨立的串行ATA輔助存儲器接口，每組帶寬達到3Gb/S。

(4)結(jié)構(gòu)的發(fā)展

Intel*ExtremeTuning

Support

3.4存儲管理技術(shù)（復(fù)習）

3.4.1高速緩存技術(shù)

□對于半導體存儲器器件而言，低價格、大容量、高速度是一組永恒的矛盾；

□用單一工藝制造的半導體存儲器難以同時滿足上述三方面的要求。

□解決這個問題的有效方法就是發(fā)揮不同存儲器件各自的長處，采用多層次的存

儲系統(tǒng)。

(1)多級存儲體系

□多級存儲體系就是把幾種不同容量、速度的存儲器合理地組

織在一起，使它們能較好地同時滿足大容量、高速度、低價

格的要求。

□以增加技術(shù)復(fù)雜程度為代價。

存儲系統(tǒng)層次結(jié)構(gòu)如下圖，該系統(tǒng)由高速緩存(Chache)、

主存、輔存三類存儲器組成。

三類存儲器構(gòu)成了二個層次的存儲系統(tǒng)。

1）“高速緩存一主存”層次

□高速緩存（Chache）存儲器：

>由小容量的高速靜態(tài)存儲器構(gòu)成

>速度很快，可以與處理器相匹配

>容量?。s32KB）,不會顯著提高系統(tǒng)成本

>一般將Cache集成在CPU的內(nèi)部

>Cache存儲處理器當前使用的指令和數(shù)據(jù)

>和處理器之間以“字”為單位進行讀寫

□主存儲器：

>由大容量的動態(tài)存儲器組成

>單位成本低于Cache

>速度相對較慢

>Cache與主存之間以“頁”為單位進行讀寫

□這一層次主要解決存儲系統(tǒng)的“速度”問題。

2)“主存—輔存”層次

□輔助存儲器：

□由大容量的磁表面存儲器或光存儲器構(gòu)成

□具有很低的“位存儲價格”

□輔助存儲器上儲存著大量的程序和數(shù)據(jù)，處理器僅把目前

使用的程序和數(shù)據(jù)裝入主存

□輔存和主存之間以“塊”為單位進行讀寫交換

□這一層次主要解決存儲系統(tǒng)的“容量”和“成本”

問題

以上二個層次的組合，本質(zhì)上來說，是充分利用Cache的高速

度，輔助存儲器的大容量和低成本，使存儲系統(tǒng)較好地解決

“容量一速度一價格”之間的矛盾。

⑵映射方式

□設(shè)置高速緩沖存儲器之后，處理器需要的指令和數(shù)據(jù)首先

在Cache中尋找：

如果找到，則從Cache中快速讀取，稱為“命中”

如果未能在Cache中找到，稱為“失靶”（不命中），需要：

□從主存中讀取指令或數(shù)據(jù)所在“頁”存入Cache

□同時將該指令或數(shù)據(jù)送入處理器

□確定所要的指令/數(shù)據(jù)是否在Cache中，相關(guān)信息紀錄在

“相聯(lián)存儲映像表”中。

□為此，對主存“頁”進入Cache的位置作了種種限制，主存

的“頁”需要由某個“映像函數(shù)”確定它在Cache中的位置。

1）直接映像法

假設(shè)：

Cache:

＞容量16KB,混合存儲指令和數(shù)據(jù)信息

＞16個“字”（每個字為32bit=4Byte）為一“頁”,共

256“頁”

＞地址：頁地址（8位）：頁內(nèi)位置（6位）

主存：

＞使用32位主存地址，尋址4GB的主存空間

＞地址：TAG（18位）：頁地址（8位）：頁內(nèi)地址（6位）

直接映像法：

主存中的一頁只能進入與它頁號相同的Cache頁中。

8位6位

頁地址頁內(nèi)位置Ca)

⑸

9)

例子

□Cache為“空”時，處理器訪問主存單元地址12345678H的，該地址可

以劃分為：

TAG頁地址頁內(nèi)地址

主存地址

048D1H59H38H

該內(nèi)存頁被讀出，存入Cache中59H頁?！跋嗦?lián)存儲映像表”中該頁的“標

記(TAG)”被置為“048D1H”。

□隨后，處理器訪問主存單元12345644H,地址劃分為：

TAG=O48D1H,頁地址=59H,頁內(nèi)地址=04H

查找“相聯(lián)表”中頁面為59H的標記項TAG,“命中”。Cache第59H

頁面中頁內(nèi)地址為04H的“字”被讀出，送往處理器。

處理器訪問地址12341678H的主存單元，地址劃分為:

區(qū)號（TAG）=048D0H,頁地址=59H,頁內(nèi)地址=38H。

再次查找表中頁面59H的標記項，發(fā)出“失靶”信息。

主存中編號為048D0H的1頁被讀出，存入Cache第59H頁面中，對應(yīng)的

“標記”修改為“048D0H”。

一個新的主存頁面進入Cache,原來的頁面被覆蓋。

直接映像法特點：

直接映像法采用簡單的映射關(guān)系，查找方便。

每個主存頁面只與Cache中惟一的一個頁相映射，增加了頁

面沖突的可能性，會增加不合理的頁面更換，Cache的頁面

不能充分利用。

（2）全相聯(lián)映像法

全相聯(lián)映像法:主存一頁可以進入Cache任何一頁。

例：16KBCache,劃分同上.32位主存地址，主存地址劃分：

頁地址（26位）：頁內(nèi)地址（6位）。

處理器發(fā)出主存物理地址之后，Cache管理邏輯需要把主存的“頁號”

與所有的“標記”逐一進行比較，以確定是否“命中”。

全相聯(lián)映像法特點：

＞“頁面沖突”的可能降到最小；

＞查表，比較次數(shù)多，電路復(fù)雜；

＞只適用于小容量的Cache

8位6位

頁地址頁內(nèi)位置(a)

26位6位

（3）組相聯(lián)映像法

組相聯(lián)映像法：

>Cache劃分成大小相等的“組”，每個組由若干“頁”組成

>允許主存的一個頁與同一組內(nèi)Cache的多個頁面進行映射

例：32位主存地址，16KBCache,Cache每“組”由二個頁面

組成，共128個組。

Cache內(nèi)字節(jié)地址由組號（7位）:頁號（1位）:頁內(nèi)地址（6位）

主存地址區(qū)號（19）:頁號（7位）：頁內(nèi)地址（6位）

每個“區(qū)”包含128個“頁”，等于Cache"組”的數(shù)量。

□主存每個區(qū)的0#頁面可以和Cache內(nèi)0組二個頁面中的任

個相映射，

□1#頁面可以和Cache內(nèi)1組二個頁面中的任一個相映射

□訪問主存時，需要將主存“區(qū)地址”部分與一個組內(nèi)二

個頁面的“標記”同時進行比較，以確定是否“命中”。

組相聯(lián)映像法特點：

□減少了頁面沖突的可能性

□比較次數(shù)等于Cache內(nèi)每組的頁面數(shù)

□目前的微處理器多采用這種方法

7位1位6位

組地址頁地址頁內(nèi)位置(a)

19位7位6位

區(qū)地址頁地址頁內(nèi)位置(b)

相聯(lián)存儲映像表Cache主存

0#區(qū)

1#區(qū)

(c)

3.替換算法

□一個新的主存頁面寫入Cache,Cache中原有的頁面就被覆

蓋或者說被替換。

□使用“全相聯(lián)映像法”和“組相聯(lián)映像法”時，主存頁的

進入位置有一個以上的選擇，管理邏輯需要決定覆蓋或者

替換哪一個Cache頁。

□確定被替換頁面的算法主要取決于實現(xiàn)的難易和命中率的

IWJ低。

常用的方法有以下二種

(1)先進先出法(FIFO)

選擇最早進入的頁為被替換的頁

這種方法實現(xiàn)簡單，但不夠合理，最早進入的頁仍然可能

是現(xiàn)在頻繁使用的頁。

(2)“近期最少使用”算法(LRU)

這種算法比較合理，實現(xiàn)起來稍微復(fù)雜一些。

4.Cache和主存一致性問題

□使用高速緩存后，一項數(shù)據(jù)可能同時儲存在二個位置上

□處理器把數(shù)據(jù)寫入Cache,尚未寫入主存時，就產(chǎn)生了

Cache一主存內(nèi)容的不一致性

解決這個問題可以采用二種方法。

(1)寫回法(WriteBack)

處理器執(zhí)行寫操作時，信息只寫入Cache,該頁被替換時,

才將它寫回主存。

(2)寫直達法(WriteThrough)

信息在寫入Cache的同時也寫回主存。

比較：

使用寫回法時，一個主存頁面調(diào)入Cache后最多回寫一次

（內(nèi)容未修改則不需要寫回），節(jié)省了回寫時間，但是一

致性保持不如寫直達法。

5.突發(fā)總線周期(BrustBusCycle)

□主存和Cache之間以“頁”為單位進行信息交換，每次傳送

都是對連續(xù)的若干字節(jié)進行

□新型主存器件都支持突發(fā)總線傳輸方式

突發(fā)總線傳輸：

向主存儲器發(fā)送起始地址之后，連續(xù)傳送多個字的數(shù)

據(jù)。

例:

?Pentium的Cache每頁64字節(jié)，與主存之間可以同時傳輸

64Bits也就是8字節(jié)信息。

?主存頁調(diào)入Cache時，向主存發(fā)出該頁的起始地址，同時發(fā)

出“突發(fā)總線請求”信號。

-主存收到上述信號，適當延時，在連續(xù)的多個周期內(nèi)每次

發(fā)送8字節(jié)(64Bits)信息，最終把一頁內(nèi)容寫入Cache。

3.4.2虛擬存儲技術(shù)

現(xiàn)代微型計算機對內(nèi)存數(shù)量要求的增加：

□采用多任務(wù)的操作系統(tǒng)，提高CPU利用率和性能

□多媒體技術(shù)的廣泛使用，系統(tǒng)程序和應(yīng)用程序使用的內(nèi)存

數(shù)量越來越大。

□由于成本的原因，主存容量配置難以滿足上述要求。

內(nèi)存管理的“碎片”問題：

□任務(wù)運行時申請使用內(nèi)存；任務(wù)撤銷時釋放內(nèi)存。運行一

段時間之后，主存空間將出現(xiàn)許多“碎片”。

□清理這些“碎片”需要移動正在使用的“內(nèi)存片”，這會

帶來許多復(fù)雜的問題。

虛擬存儲技術(shù)：

■將主存儲器和輔助存儲器的一部分統(tǒng)一編址，看作一個

完整的“虛擬存儲空間”。

?從80386開始的微處理器都內(nèi)置了“存儲管理部件

(MMU)汽完成“虛存”和“實存”之間的調(diào)度。

使用虛擬存儲技術(shù)的好處：

＞擴大了程序可用的存儲空間；

＞有效地解決了任務(wù)之間，用戶任務(wù)與操作系統(tǒng)之間存儲

空間的隔離和保護；

＞有效解決“碎片”問題。

虛擬存儲