1、第六章順序邏輯電路，6.1概述，第一，順序邏輯電路的特征：任何時刻的輸出不僅與該時刻的輸入相關(guān)，還與電路的原始狀態(tài)相關(guān)。例如，串行加法器，兩個多位低位到高位2。電路結(jié)構(gòu)包括存儲電路和組合電路同時確定存儲器狀態(tài)和輸入變量的輸出，第二，時序電路的一般結(jié)構(gòu)和功能說明方法，三個方程，即第三，順序電路的分類，第一。同步時序電路與異步時序電路同步：存儲電路中所有觸發(fā)器的時鐘使用集成CLK，狀態(tài)更改發(fā)生在同一時刻。異步：無合并clk，觸發(fā)器狀態(tài)更改為2。mealy type和Moore type:Moore type:6.2時序電路的分析方法；6 . 2 . 1同步時序電路的分析方法：查找輸入和clk中運行

2、的電路的子類型和輸出的邏輯功能。一般步驟：在指定電路中，為存儲電路中的每個觸發(fā)器創(chuàng)建驅(qū)動方程(輸入的邏輯)，以獲得整個電路的驅(qū)動方程。將驅(qū)動方程代入扳機的特性方程，得到狀態(tài)方程。在給定的電路中寫輸出方程。示例：TTL電路，6.2.2計時電路的狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖，狀態(tài)轉(zhuǎn)換表，一個，狀態(tài)轉(zhuǎn)換表，2，狀態(tài)轉(zhuǎn)換圖，3，狀態(tài)機器圖每個觸發(fā)器必須可以設置為1，0。示例1:使用維電阻觸發(fā)結(jié)構(gòu)的74HC175、2、移位寄存器(代碼在寄存器中向左/向右移動)、設備實例：74LS 194A、左/右移位、并行輸入、保持、設置異步零點等功能、和.按計數(shù)容量，十進制、六進制，第一，同步計數(shù)器同步二進制計數(shù)器同步二進

3、制計數(shù)器同步二進制加法計數(shù)器原理：根據(jù)二進制加法運算規(guī)則知道。如果在多個二進制末尾加1，I以上和以下為1，則I位數(shù)必須反轉(zhuǎn)。因此，如果將計數(shù)器配置為t觸發(fā)器，則第I觸發(fā)器輸入端Ti的邏輯必須在、設備實例：74161、/同步二進制減計數(shù)器原理：根據(jù)二進制減運算規(guī)則，在多個二進制端減1后，如果第I位等于0，則必須反轉(zhuǎn)。如果將計數(shù)器配置為t觸發(fā)器，則第I觸發(fā)器輸入端Ti的邏輯是，同時加減計數(shù)器，加減，計數(shù)結(jié)果，加減計數(shù)器，計數(shù)結(jié)果，兩個解決方案，a .單時鐘方法加/減脈沖，加/減控制74LS191(使用T觸發(fā)器)，b .雙時鐘設備實例：74LS193(使用T 觸發(fā)器，t=1)，2。同步十進制計數(shù)器加

4、計數(shù)器基本原理：在4位二進制計數(shù)器中修正，計算到1001時，下一個CLK電路狀態(tài)返回到0000?？梢宰孕袉樱O備如：74 160，減法計數(shù)器基本原理：修改二進制減法計數(shù)器，從0000減去“1”，跳到1001，按二進制減法數(shù)即可。，自啟動，十進制可逆計數(shù)器基本相同，電路為0000 1001 10個狀態(tài)實例單元單時鐘：74190，168雙時鐘：74192，2。異步計數(shù)器，1 .二進制計數(shù)器異步二進制加法計數(shù)器在最后1到低位中按高位操作。原則：每次1位從“1”變?yōu)椤?”時，都向上舍入到高側(cè)，翻轉(zhuǎn)到高側(cè)。當異步二進制減法計數(shù)器為最后-1時，在低位下按高位操作。原則：當每個1位從“0”更改為“1”時，

5、舍入到父位，以使父翻轉(zhuǎn)，2，異步十進制計數(shù)器原理：在4位異步加法計數(shù)器中修正，1010到1111的6種狀態(tài)，1，2，3，4，5，6，7，8，9，10，n進制、m進制、1。N M原理：在計數(shù)周期中，我想跳過n-m狀態(tài)。特定方法：0方法，例如，將十進制74160作為六進制計數(shù)器，將異步0方法，例如，將十進制74160作為六進制計數(shù)器，將異步0方法，將a (a)作為0001，2。n . M的計數(shù)器，然后設置0或0的方法，例如，將74160設置為29進制數(shù)，例如，將74160設置為29進制數(shù)，將全部為零(異步)，將全部設置(同步)，4，移位寄存器計數(shù)器1。環(huán)形計數(shù)器，2。扭環(huán)計數(shù)器，5，計數(shù)器應用示例

6、1，計數(shù)器解碼器順序位脈沖發(fā)生器，示例2，計數(shù)器數(shù)據(jù)選取器序列脈沖發(fā)生器，發(fā)生順序：00011，6.4順序邏輯電路設計方法，6.4.1同步順序邏輯電路設計方法設計的一般步驟1，邏輯抽象，狀態(tài)轉(zhuǎn)換圖或狀態(tài)輸入/輸出變量，確定回路狀態(tài)數(shù)。2.定義輸入/輸出邏輯狀態(tài)以及每個回路狀態(tài)的含義，并將編號指定給回路狀態(tài)。3.根據(jù)設計要求列出狀態(tài)轉(zhuǎn)換表或繪制狀態(tài)轉(zhuǎn)換打印。第二，簡化狀態(tài)如果兩種狀態(tài)在同一輸入中具有相同的輸出，并轉(zhuǎn)換為相同的輔助狀態(tài)，則稱為等效狀態(tài)；對等狀態(tài)可以合并。第三，狀態(tài)分配(編碼)1。確定觸發(fā)器數(shù)。2.為每個狀態(tài)指定代碼。(通常是編碼方法，排列順序遵循一定規(guī)律)4，選定的觸發(fā)器類型求出狀態(tài)方程、驅(qū)動方程、輸出方程。第五，邏輯圖6，自啟動檢查，例如，設計串行數(shù)據(jù)檢查器，在連續(xù)輸入3個以上“1”的情況下輸出1，其余輸出0。1，抽象，打印狀態(tài)轉(zhuǎn)換圖2，將輸入數(shù)據(jù)顯示為X(1位)，將輸出(測試