1、由N溝道MOS和P溝道MOS互補(bǔ)而成，稱(chēng)為互補(bǔ)對(duì)稱(chēng)式金屬-氧化物-半導(dǎo)體電路（Complementary Metal-Oxide-Semiconductor，簡(jiǎn)稱(chēng)CMOS）, 電流小，輸入電阻高，功耗低 集成度高 速度慢（現(xiàn)代工藝下速度快） 目前為主流邏輯集成電路,CMOS系列邏輯器件,其特點(diǎn)為：,CMOS的微觀照片,CMOS反相器,設(shè)計(jì)版圖,邏輯關(guān)系： （設(shè)VDD（VTN+|VTP|），且VTN=|VTP|） （1）當(dāng)VI=0V時(shí)，TN截止，TP導(dǎo)通，輸出VOVDD （2）當(dāng)VI=VDD時(shí)，TN導(dǎo)通，TP截止，輸出VO0V,CMOS反相器（非門(mén)）,CMOS反相器（非門(mén)）, 對(duì)于N溝道，VGS

2、N = VI= VDD VDSN = VO 當(dāng)VGSVGS(th)后TN導(dǎo)通, 對(duì)于P溝道，VGSP = -VSGP = 0 VDSP = VO -VDD ID 0，TP截止, 兩個(gè)管子的電流應(yīng)當(dāng)是兩條曲線(xiàn)的交叉點(diǎn) TN工作于可變電阻區(qū)，TP工作于截止區(qū) 低電平輸出，VO 0V（典型值10mV） IDIDP=IDN0,iD,VI = VDD，高電平輸入, 對(duì)于N溝道，VGSN = VI= 0； VDSN = VO ID 0，TN截止, 對(duì)于P溝道，VGSP = -VSGP = -VDD， VDSP = VO -VDD TP導(dǎo)通,iD,VI= 0，低電平輸入, 兩個(gè)管子的電流應(yīng)當(dāng)是兩條曲線(xiàn)的交叉

3、點(diǎn) TP工作于可變電阻區(qū)，TN工作于截止區(qū) 高電平輸出，VO VDD IDIDP=IDN0,電壓傳輸特性,當(dāng)VI1V，TN截止，TP導(dǎo)通，VoVDD=5V,閾值電壓：Vth = VDD/2,（設(shè): VDD=5V， VGS(th)N= |VGS(th)P| =1V）, 當(dāng) 1VVI2.5V TN工作在飽和區(qū)，TP工作在可變電阻區(qū), 當(dāng)VI=2.5V 兩管都工作在飽和區(qū)，電路處在轉(zhuǎn)換狀態(tài), 當(dāng) 2.5VVI4V TP工作在飽和區(qū)，TN工作在可變電阻區(qū), 當(dāng)VI4V，TP截止，TN導(dǎo)通，VO0V,iD,漏極電流ID隨輸入電壓的變化曲線(xiàn), TN截止，TP導(dǎo)通，ID0 TN飽和，TP在可變電阻區(qū)， ID

4、逐步增大 TN、TP均飽和， ID在Vi=0.5VDD最大 TP飽和，TN在可變電阻區(qū)，ID逐步減小 TP截止，TN導(dǎo)通, ID0,電流傳輸特性（VI ID）,工作速度,容性負(fù)載： 柵極與襯底間電容Cgb 電路其它分布電容 存在傳輸延時(shí)和上升、下降沿 由于CMOS非門(mén)電路工作時(shí)總有一個(gè)管子導(dǎo)通，所以當(dāng)帶電容負(fù)載時(shí)，給電容充電和放電都比較快 平均傳輸延遲時(shí)間約為10ns（早期）,負(fù)載電容充電和放電,噪聲容限,VNH=VNL30%VDD 隨VDD的增加而加大 交流噪聲容限：噪聲電壓作用時(shí)間越短、電源電壓越高，交流噪聲容限越大,輸入低電平時(shí)噪聲容限：,輸入高電平時(shí)噪聲容限：, 兩管同時(shí)導(dǎo)通時(shí)的瞬間大

5、電流產(chǎn)生的瞬時(shí)功耗（PT ） 對(duì)負(fù)載電容充放電產(chǎn)生的功耗（PC）,靜態(tài)功耗：CMOS電路靜態(tài)時(shí)漏極電流iD極小，故靜態(tài)功耗很小 動(dòng)態(tài)功耗：由兩部分組成,PT ：,電流平均值： 對(duì)一個(gè)數(shù)字脈沖，有：PT=VDDITAV PT與輸入信號(hào)重復(fù)頻率（f）、上升時(shí)間、下降時(shí)間有關(guān)：頻率越高，功耗越大 VDD越高，PT也越大,功耗, 輸出高電平低電平 負(fù)載電容CL經(jīng)TN放電，電流為iN 輸出低電平高電平 VDD經(jīng)TP對(duì)負(fù)載電容CL充電，電流為iP 平均功率：,PC :,其中：f 為輸入信號(hào)的重復(fù)頻率,總的動(dòng)態(tài)功耗為： Pactive = PT + PC,例：CMOS器件的功耗,On Semiconduct

6、or公司的改進(jìn)型高速CMOS器件MC74VHC04包含6個(gè)CMOS反相器，芯片工作電壓VDD=5.0V，靜態(tài)電流IDD=2.0A（指芯片總電流）。假設(shè)只有一個(gè)門(mén)輸入理想方波信號(hào)，重復(fù)頻率f=10MHz，其負(fù)載電容CL18pF，其他門(mén)靜止。求芯片的總功耗（忽略動(dòng)態(tài)功耗中因CMOS兩管同時(shí)導(dǎo)通時(shí)的瞬間大電流產(chǎn)生的瞬時(shí)功耗） 解： 靜態(tài)功耗： PD=IDDVDD2.01065W=0.01 mW 動(dòng)態(tài)功耗：忽略CMOS兩管同時(shí)導(dǎo)通時(shí)的瞬間大電流產(chǎn)生的瞬時(shí)功耗，則只考慮對(duì)負(fù)載電容充放電的功耗： PCCLfVDD2=1810121010652W 4.5mW 總功耗：PTOTAL=PCPD=4.51 mW,

7、 靜態(tài)功耗極低 總有一個(gè)管子截止，電流極小，只有區(qū)出現(xiàn)大電流 抗干擾能力強(qiáng) Vth=0.5 VDD，過(guò)渡過(guò)程快（曲線(xiàn)變化陡峭） 噪聲容限：高低電平均相同 電源利用率高 VOH = VDD，允許VDD在相當(dāng)大的范圍中變化（3V18V） 輸入阻抗高，輸出阻抗低，負(fù)載能力強(qiáng) 輸入阻抗：101015,CMOS電路特點(diǎn),其他的CMOS門(mén)電路,n個(gè)輸入端的與非門(mén)必須有n個(gè)NMOS管串聯(lián)，n個(gè)PMOS管并聯(lián),n個(gè)輸入端的或非門(mén)必須有n個(gè)NMOS管并聯(lián)，n個(gè)PMOS管串聯(lián),與非門(mén),或非門(mén),比較CMOS與非門(mén)和或非門(mén) 與非門(mén)的工作管是串聯(lián)的，因此輸出低電平電壓隨管子增加而增加 或非門(mén)則相反，工作管是并聯(lián)的，輸出

8、低電壓沒(méi)有大的影響，但高電平電壓會(huì)降低 輸入端不宜過(guò)多，且在輸入、輸出端增加緩沖電路（Buffer）,與非門(mén),或非門(mén),與非門(mén)和或非門(mén)電路比較,CMOS異或門(mén)電路,后級(jí)為與或非門(mén),由兩級(jí)組成，前級(jí)為或非門(mén)，輸出為,實(shí)際集成CMOS門(mén)電路,通常包括輸入、輸出保護(hù)電路和緩沖電路,輸入保護(hù)電路,D1、D2導(dǎo)通壓降0.5V0.7V D2：分布式二極管 RS：多晶硅柵極電阻（250）,其他的CMOS門(mén)電路,帶緩沖級(jí)的門(mén)電路：為了穩(wěn)定輸出高低電平，可在輸入輸出端分別加反相器作緩沖級(jí),CMOS與非門(mén)舉例74HC00,邏輯功能同74LS00，內(nèi)含4個(gè)2輸入端與非門(mén)，共14個(gè)引腳 輸入輸出可兼容TTL,CMOS或

9、非門(mén)舉例 74HC02,邏輯功能同74LS02，內(nèi)含4個(gè)2輸入端或非門(mén)，共14個(gè)引腳 輸入輸出可兼容TTL,CMOS非門(mén)舉例74HC04,邏輯功能同74LS04，內(nèi)含6個(gè)非門(mén)，共14個(gè)引腳 輸入輸出可兼容TTL,CMOS漏極開(kāi)路門(mén)（OD門(mén)）,(Open Drain),OD門(mén)對(duì)上升、下降沿的影響,OD門(mén)從低電平到高電平的轉(zhuǎn)換速度比普通門(mén)慢得多, 輸出低電平 最差情況時(shí)，一個(gè)OD門(mén)電路輸出為低，其它為高，所有灌入電流進(jìn)入一個(gè)OD門(mén)電路。此時(shí)必須保證IOL IOLmax，RP不能太小。,外接上拉電阻RP的選擇, 電容的影響 負(fù)載電容和離散電容的存在，RP過(guò)大會(huì)使RC時(shí)間常數(shù)增大，開(kāi)關(guān)速度變慢。所以，

10、希望選取較小的RP。, 兩者矛盾, 輸出高電平 最差情況時(shí)，所有OD門(mén)電路輸出為高，所有拉電流流經(jīng)RP，使RP壓降太大，有可能不能保證輸出電壓高于VOH（mim），所以RP不能太大。,當(dāng)輸出低電平時(shí)：,由：,RP不能太小，以使灌入導(dǎo)通OD門(mén)的電流不超過(guò)最大允許負(fù)載電流,OD門(mén)進(jìn)行線(xiàn)與時(shí)，外接上拉電阻RP的選擇,得：,注意這里只有IIL,OD門(mén)進(jìn)行線(xiàn)與時(shí)，外接上拉電阻RP的選擇,當(dāng)輸出高電平時(shí)： RP不能太大，RP為最大值時(shí)要保證輸出電壓為VOH（min） RP太大也會(huì)因分布電容的存在而影響OD門(mén)的開(kāi)關(guān)速度,得：,VCC-VOH（min）=IOZ(total)+IIH(total)RP（max）

11、,由：,所以： RP（min）RPRP（max）,注意這里是3IIH,OD門(mén)舉例74ACT05,邏輯功能同74LS05，內(nèi)含6個(gè)非門(mén)，共14個(gè)引腳 輸入輸出可兼容TTL,OD門(mén)舉例74LCX07,內(nèi)含6個(gè)Buffer，共14個(gè)引腳 輸入輸出可兼容LVTTL,CMOS三態(tài)門(mén),當(dāng)EN=0時(shí)，與非門(mén)和或非門(mén)同時(shí)被封鎖，輸出B為高，C為低，使TP和TN同時(shí)截止，輸出為高阻狀態(tài), 當(dāng)EN=1時(shí)，對(duì)與非門(mén)和或非門(mén)無(wú)影響，B和C輸出均為A的反相，L輸出再次取反，輸出為：,所以，這是一個(gè)高電平有效的三態(tài)門(mén),CMOS三態(tài)門(mén),當(dāng)EN=1時(shí)，TP2和TN2同時(shí)截止，輸出為高阻狀態(tài), 當(dāng)EN=0時(shí)，TP2和TN2同時(shí)

12、導(dǎo)通，為正常的非門(mén)，輸出為：,所以，這是一個(gè)低電平有效的三態(tài)反相器,實(shí)際的TTL三態(tài)門(mén)電路舉例74HC125A,邏輯功能同74LS125A，內(nèi)含4個(gè)三態(tài)Buffer，共14個(gè)引腳 輸入輸出可兼容LVTTL,實(shí)際的TTL三態(tài)門(mén)電路舉例74HC245A,邏輯功能同74LS245A，雙向三態(tài)傳輸器，共20個(gè)引腳 輸入輸出可兼容LVTTL,CMOS傳輸門(mén),工作原理：（設(shè)兩管的開(kāi)啟電壓VTN=|VTP|=2V） （1）當(dāng)C接高電平+5V， 接低電平0時(shí)，若vI在0+5V的范圍變化，至少有一管導(dǎo)通，相當(dāng)于一閉合開(kāi)關(guān)，將輸入傳到輸出，即vo=vI vI在03V內(nèi)，TN導(dǎo)通； vI在25V內(nèi)，TP導(dǎo)通 導(dǎo)通電

13、阻為數(shù)百歐以下 （2）當(dāng)C接低電平0 ， 接高電平+5V ，vI在0+5V的范圍變化時(shí)，TN和TP都截止，輸出呈高阻狀態(tài)，相當(dāng)于開(kāi)關(guān)斷開(kāi),CMOS傳輸門(mén)構(gòu)成邏輯設(shè)計(jì),數(shù)據(jù)選擇器,異或門(mén),或門(mén),1CMOS邏輯門(mén)電路的系列 基本的CMOS4000系列 ACT (input: TTL) 高速的CMOSHC系列 FCT (input: TTL) 與TTL兼容的高速CMOSHCT系列 VHCT (TTL) 2CMOS邏輯門(mén)電路主要參數(shù)的特點(diǎn) VOH（min）=0.9VDD； VOL（max）=0.01VDD CMOS門(mén)電路的邏輯擺幅（即高低電平之差）較大 閾值電壓Vth約為VDD/2 CMOS非門(mén)的關(guān)門(mén)

14、電平VOFF為0.45VDD，開(kāi)門(mén)電平VON為0.55VDD 因此，其高、低電平噪聲容限均達(dá)0.45VDD CMOS電路的靜態(tài)功耗很小，一般小于1 mW/門(mén) 因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)50,CMOS邏輯門(mén)電路的系列及主要參數(shù),第三章 邏輯門(mén)電路,3.1 MOS邏輯門(mén)電路 3.2 TTL邏輯門(mén)電路 3.3 射極耦合門(mén)電路 3.5 邏輯描述中的幾個(gè)問(wèn)題 3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題,正負(fù)邏輯問(wèn)題,正邏輯體制： 高電平為邏輯1，低電平為邏輯0 負(fù)邏輯體制： 高電平為邏輯0，低電平為邏輯1 一般采用正邏輯體制 正負(fù)邏輯的等效變換 與非或非 與或 非非,基本邏輯門(mén)電

15、路的邏輯符號(hào)的變換,邏輯圖中任一條線(xiàn)的兩端同時(shí)加上或消去小圓圈，其邏輯關(guān)系不變 任一條線(xiàn)一端上的小圓圈移到另一端，其邏輯關(guān)系不變 一端消去或加上小圓圈，同時(shí)將相應(yīng)變量取反，其邏輯關(guān)系不變,邏輯電路圖中的“圈”,集成芯片或三態(tài)門(mén)使能端的圓圈是表示 低電平有效！,第三章 邏輯門(mén)電路,3.1 MOS邏輯門(mén)電路 3.2 TTL邏輯門(mén)電路 3.3 射極耦合門(mén)電路 3.5 邏輯描述中的幾個(gè)問(wèn)題 3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題,兩種不同類(lèi)型的集成電路相互連接，驅(qū)動(dòng)門(mén)必須要為負(fù)載門(mén)提供符合要求的高低電平和足夠的輸入電流，即要滿(mǎn)足下列條件： 驅(qū)動(dòng)門(mén)的VOH（min）負(fù)載門(mén)的VIH（min） 驅(qū)動(dòng)門(mén)的VO

16、L（max）負(fù)載門(mén)的VIL（max） 驅(qū)動(dòng)門(mén)的IOH（max）負(fù)載門(mén)的IIH（總） 驅(qū)動(dòng)門(mén)的IOL（max）負(fù)載門(mén)的IIL（總）,各種門(mén)電路之間的接口問(wèn)題, CMOS TTL 當(dāng)前的主流CMOS芯片都與TTL兼容 ECL TTL, COMS ECLTTL: 5V: MC10125, MC10124 LVECLLVTTL: 3.3V: MC100EPT25, MC100EPT24 PECLTTL: 5V: MC10/100ELT21, MC10/100ELT20 LVPECLTTL: 3.3V: MC100EPT23, MC10/100EPT20 PECLECL: 5V: MC100EL91,

17、MC100EL90 LVPECLLVECL：3.3V: MC100LVEL91, MC100LVEL90,不同數(shù)字邏輯電路之間的電平匹配,（1）對(duì)于電流較小、電平能夠匹配的負(fù)載可以直接驅(qū)動(dòng)：,TTL和CMOS電路帶負(fù)載時(shí)的接口問(wèn)題,直接驅(qū)動(dòng)顯示器件 機(jī)電性負(fù)載接口：用TTL門(mén)電路驅(qū)動(dòng)5V低電流繼電器，其中二極管D作保護(hù)，用以防止過(guò)電壓,驅(qū)動(dòng)發(fā)光二極管（LED） 需要在電路中串接一個(gè)約幾百W的限流電阻 限流電阻值的選?。?(i) 門(mén)輸入為低，輸出為高,直接驅(qū)動(dòng)顯示器件,(ii) 門(mén)輸入為低，輸出為高, VF：二極管管壓降；ID：二極管工作電流，有一定范圍 VOH、VOL： 門(mén)電路輸出高、低電平電

18、壓，常取典型值,（2）帶大電流負(fù)載, 可將同一芯片上的多個(gè)門(mén)并聯(lián)作為驅(qū)動(dòng)器 （目前已不常用）, 可在門(mén)電路輸出端接三極管，以提高負(fù)載能力 （特殊應(yīng)用下）, 選用大電流輸出的驅(qū)動(dòng)器 芯片（1264mA),TTL和CMOS電路帶負(fù)載時(shí)的接口問(wèn)題,抗干擾措施,多余輸入端的處理措施 去耦合濾波器 接地和安裝工藝,原則： 不改變電路工作狀態(tài)和穩(wěn)定可靠，CMOS絕對(duì)不可懸空！ 對(duì)于與非門(mén)及與門(mén)，多余輸入端應(yīng)通過(guò)上拉電阻（13K）接電源VCC；或通過(guò)不用的門(mén)電路，產(chǎn)生高電平與其相連 對(duì)于或非門(mén)及或門(mén)，多余輸入端應(yīng)接低電平，比如直接接地,多余輸入端的處理措施, 電源是非理想的，存在著輸出阻抗 電源連線(xiàn)是非理想

19、的，存在等效阻抗（電感） 數(shù)字信號(hào)的上升和下降沿引起較大的脈沖電流或尖峰電流，在上述阻抗上產(chǎn)生噪聲電壓 用旁路電容解決 10100F與0.1F電容跨接 電源和地線(xiàn)之間 每個(gè)芯片的電源和地線(xiàn)管腳 之間并接一個(gè)0.01F的電容,去耦合濾波器(旁路電容), 完整的電源平面 完整的地平面 模擬、數(shù)字地面的分隔,電源與接地,TTL 第一代成熟的工業(yè)產(chǎn)品 小規(guī)模集成電路 雙極性晶體管 飽和電路 中速（幾ns幾十ns） 中功耗（靜+動(dòng)） 集成度不高 高輸入阻抗 “圖騰”柱輸出 OC、三態(tài),CMOS 目前主流的數(shù)字集成電路 小 超大規(guī)模集成電路 單極性晶體管 飽和電路 中、高速（1ns 幾十ns） 低功耗（動(dòng)） 集成度高 輸入阻抗最高 “圖騰”柱輸出 OD、三態(tài),ECL 最快的數(shù)字集成電路 小規(guī)模集成電路 雙極性晶體管 非飽和電流開(kāi)關(guān)電路 高速（2ns 亞ns） 高功耗（靜） 集成度最低 高輸入阻抗 互補(bǔ)射級(jí)跟隨器輸出 OE,基本邏輯門(mén)電路小結(jié),雙極性：TTL ECL 速度：C/I（器件電容/工作電流