1、第一章 CMOS集成電路工 藝基礎(chǔ),1、半導(dǎo)體材料：,N型半導(dǎo)體：N- N N+,P型半導(dǎo)體：P- P P+,2、CMOS集成電 路工藝,氧化工藝,攙雜工藝,淀積工藝,鈍化工藝,光刻和腐蝕工藝,3、CMOS集成電 路工藝流程,本章主要內(nèi)容,第一節(jié) 集成電路材料 1、材料分類： 從電阻率上分，固體分為三大類。在室溫下： 金屬： 10E4 cm,2材料的溫度特性 一般金屬的導(dǎo)電能力隨溫度上升而下降，且變化不明顯。但硅的導(dǎo)電能力隨溫度上升而增加，且變化非常明顯。 舉個例子： Cu：30C 100C 增加不到一半（正溫度系數(shù)） Si：30C 20C 增加一倍 （負(fù)溫度系數(shù)）,3半導(dǎo)體材料的主要特性,A

2、）半導(dǎo)體的導(dǎo)電能力隨所含的微量雜質(zhì)而發(fā)生顯著 變化 一般材料純度在99.9已認(rèn)為很高了，有0.1的雜質(zhì)不會影響物質(zhì)的性質(zhì)。而半導(dǎo)體材料不同，純凈的硅在室溫下：21400cm 如果在硅中摻入雜質(zhì)磷原子，使硅的純度仍保持為99.9999。則其電阻率變?yōu)椋?.2cm。 因此，可利用這一性質(zhì)通過摻雜質(zhì)的多少來控制硅的導(dǎo)電 能力。,B）當(dāng)半導(dǎo)體受到外界熱的刺激時，其導(dǎo)電能力發(fā)生顯 著變化。利用此特性可以制作熱敏器件。同時也要求半導(dǎo)體電路中必須要有溫度補償措施。 C）半導(dǎo)體的導(dǎo)電能力隨光照而發(fā)生顯著變化， 利用此特性可以制作光敏器件。 D）半導(dǎo)體的導(dǎo)電能力隨外加電場、磁場的作用 而發(fā)生變化,4半導(dǎo)體材料介

3、紹,A） Si 化學(xué)周期表四族元素。 材料來源豐富，價格便宜 基于Si半導(dǎo)體的工藝技術(shù)已經(jīng)相當(dāng)成熟,B） 砷化鉀 GaAs 是III/IV族化合物 材料比較貴，比Si片貴十幾倍 工藝制造比較成熟 GaAs的集成電路具有更好的性能,C） 磷化銦 也是III/IV族化合物 主要應(yīng)用于光纖系統(tǒng)中 制作發(fā)光器件和OEIC 工藝制造技術(shù)不時非常成熟,5絕緣材料的作用 在集成電路系統(tǒng)中，主要的絕緣材料有： SiO2、SiON、SiN4 主要功能： 1）器件之間、有源層、導(dǎo)線層之間的絕 緣層。 2）離子注入和熱擴散時的隔離層 3）生成器件表面的鈍化層，保護器件不受外 界的影響。,6金屬材料的作用 主要功能：

4、 1）器件本身的接觸線 2）器件間的互連線 3）形成焊盤（PAD），封裝接口 目前最常用的是AL 在高性能的芯片生產(chǎn)工藝采用Cu 隨著工藝的發(fā)展，線寬越來越細(xì)，采用低電阻率的金屬和合金成為發(fā)展方向。 金屬布線層次越來越多，最多可達(dá)78層,第二節(jié) 半導(dǎo)體基礎(chǔ)知識,2.1 半導(dǎo)體的晶體結(jié)構(gòu) 在硅或者鍺晶體中,原子按一定規(guī)律排列。 硅和鍺的都是四價元素，原子的最外層軌道 上有四個電子。 這四個電子形成四個共價鍵,2.2 本征半導(dǎo)體 完全純凈、結(jié)構(gòu)完整的半導(dǎo)體稱為本征半導(dǎo)體。 本征半導(dǎo)體中載流子的濃度在室溫下： T300K,2.3、P型和N型半導(dǎo)體 兩種載流子：帶負(fù)電荷的電子和帶正電荷的空穴。 當(dāng)硅中

5、摻入族元素P時，硅中多數(shù)載流子為電子，這種半導(dǎo)體稱為N型半導(dǎo)體。 當(dāng)硅中摻入族元素B時，硅中多數(shù)載流子為空穴，這種半導(dǎo)體稱為P型半導(dǎo)體。,第三節(jié) 集成電路制造基本工藝 3.1、氧化工藝 *把裸露的硅片放高溫氧氣氛中,就會生成SiO2 *氧化層可以分為柵氧和場氧 *柵氧: 它的厚度一般在幾百A左右,對器件的性能影響大 *場氧: 它的厚度一般在幾千A左右,絕緣和隔離的作用.,氧化爐,改進的氧化爐,3.2、摻雜工藝 在襯底材料上摻入五價磷或三價硼，以改變半導(dǎo)體材料的電性能。形成N或P型半導(dǎo)體. 摻雜過程是由硅的表面向體內(nèi)作用的。 目前，有兩種摻雜方式：擴散和離子注入。,1. 擴散：擴散爐與氧化爐基本

6、相同，只是將要摻入的雜質(zhì)如P或B的源放入爐管內(nèi)。 擴散分為兩步： STEP1 預(yù)淀積：將濃度很高的一種雜質(zhì)元素P或B淀積在硅片表面。 STEP2 推進：在高溫、高壓下，使硅片表面的雜質(zhì)擴散到硅片內(nèi)部。 實驗分析表明：P的濃度分布可由下式表示： 其中，NT：預(yù)淀積后硅片表面淺層的P原子濃度 D：P的擴散系數(shù) t ：擴散時間 x：擴散深度 只要控制NT 、T、t 三個因素就可以決定擴散深度及濃度。,2離子注入,其中： 離子注入的分布有以下兩個特點： 1離子注入的分布曲線形狀（Rp，p），只與離子的初始能量E0有關(guān)。并雜質(zhì)濃度最大的地方不是在硅的表面，X0處，而是在XRp處。,Rp：平均濃度 p：穿

7、透深度的標(biāo)準(zhǔn)差 Nmax=0.4NT/ p NT：單位面積注入的離子數(shù)，即離子注入劑量,2離子注入最大值Nmax與注入劑量NT有關(guān)。 而E0與NT都是可以控制的參數(shù)。 因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。,3.3淀積和刻蝕工藝 淀積工藝主要用于在硅片表面上淀積一層材料， 如金屬鋁、多晶硅及磷硅玻璃PSG(隔離互連層)等。 3.3.1、金屬化工藝 淀積鋁也稱為金屬化工藝，它是在真空設(shè)備中進行的。在 硅片的表面形成一層鋁膜。,3.3.2、淀積多晶硅 淀積多晶硅一般采用化學(xué)汽相淀積（LPCVD）的方法。利用化學(xué)反應(yīng)在硅片上生長多晶硅薄膜。 適當(dāng)控制壓力、溫度并引入反應(yīng)的蒸汽，經(jīng)過足

8、夠長的時間，便可在硅表面淀積一層高純度的多晶硅。 淀積PGS與淀積多晶硅相似，只是用不同的化學(xué)反應(yīng)過程，這里不一一介紹了。,采用 在700C的高溫下，使其分解：,3.3.3、刻蝕 材料淀積上去后,為了形成線條、接觸孔、柵等圖形，需要通過刻蝕把不需要的地方腐蝕掉。 刻蝕分為濕法刻蝕和干法刻蝕。,3.4、鈍化工藝 在集成電路制作好以后，為了防制外部雜質(zhì)，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護膜，稱為鈍化。 目前，廣泛采用的是氮化硅做保護膜，其加工過程是在450C以下的低溫中，利用高頻放電，使 和 氣體分解，從而形成氮化硅而落在硅片上。,3.5、光刻與腐蝕工藝 光刻工藝是完成在

9、整個硅片上進行開窗的工作。 掩膜版和光刻膠： 掩膜版：亮版和暗版由掩膜工廠制造 光刻膠：正膠和負(fù)膠,光刻過程如下： 1涂光刻膠 2掩膜對準(zhǔn) 3曝光 4顯影 5刻蝕：采用干法刻蝕（Ery Eatching） 6去膠：化學(xué)方法及干法去膠 (1)丙酮中，然后用無水乙醇 (2)發(fā)煙硝酸 (3)等離子體的干法刻蝕技術(shù),光刻工藝的發(fā)展： 70年代的光刻只能加工35m線寬，4 5 wafer。那時的光刻機采用接觸式的。如：canon，采用紫外線光源，分辨率較低。 80年代發(fā)明了1：1投影式光刻機，可加工12m線寬，56wafer。代表產(chǎn)品有美國的Ultrotec。 存在問題是： （1）Mask難做，要求平坦

10、，不能有缺陷。 （2）Wafer與Mask之間有間隙，使一些塵埃顆 粒加入，造成影響。另外，有光折射產(chǎn)生。,投影式光刻機,80年代后期出現(xiàn)了Wafer Stepper，10:1或5:1，使芯片加工進入了0.8m的時代。代表產(chǎn)品有：美國的GCA，日本的Canon，Nikon及荷蘭的ASM。 另外，美國的KLA更加先進，它帶有Mask檢查及修正系統(tǒng)。它將Mask上的圖形縮小5倍后投影到硅片上，因此，使缺陷縮小很多。它使用的光源仍是紫外線，但是用的是g-line，波長在436nm，可加工：0.81.0m（大生產(chǎn)），0.50.8m（科研）芯片。,90年代對Stepper的改進大致兩個方面， 一是在光源

11、上： （1）用I-line的紫外線，波長在365nm，可加工0.50.6m的芯片。 （2）若用準(zhǔn)分子激光光源KrF下，波長大約248nm，可加工： 0.250.5m （大生產(chǎn)），0.070.1m（科研）的芯片。 （3）還有用電子束（EBeam）光源的，主要用于做Mask。 二是在制作Mask上下功夫，并帶有Mask的修正功能，可通過檢測Mask上的缺陷，調(diào)整曝光過程。,3.6、外延生長 外延生長是用同質(zhì)材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層,外延層（P-）,單晶硅,器件和IC都制作在外延層,第四節(jié) CMOS集成電路加工過程簡介 *硅片制備 *前道工序 *后道封裝,4.1、MOS工

12、藝 *NMOS工藝 *PMOS工藝 *CMOS工藝 # P阱CMOS工藝 # N阱CMOS工藝 # 雙阱CMOS工藝,4.2 CMOS(P阱)工藝流程介紹,1P2M CMOS主要工藝步驟,第一步: 掩膜1： P阱 目標(biāo): 制作P阱,具體步驟如下： 1生長二氧化硅：,2P阱光刻： 涂膠、掩膜對準(zhǔn)、曝光、顯影、刻蝕 3去膠 4摻雜：摻入B元素,形成P阱,第二步 掩膜2 ： 有源區(qū)(有器件的區(qū)域) 淀積氮化硅 光刻有源區(qū) 場區(qū)氧化 去除有源區(qū)氮化硅及二氧化硅 生長柵氧 淀積多晶硅,柵氧化層,第三步 掩膜3 ：光刻多晶硅,第四步 掩膜4 ：P+區(qū)(PMOS的D,S 區(qū)) 1、P+區(qū)光刻 2、離子注入B+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對 準(zhǔn)工藝。 3、去膠,第五步 掩膜5 ： N+區(qū)(NMOS的D, S區(qū)) 1、N+區(qū)光刻 2、離子注入P+ 3、去膠,第六步 掩膜6 ：接觸孔 (鋁線和器件D、S極